请问图中零欧姆电阻有什么作用？

zsuhh

那个QSPI_CLK是接SPI NOR Flash的CLK.它已经接了E8脚的CCLK_0为什么还要用一个零欧电阻接M15脚? 这接的话，两个脚不是短路么？对时钟有什么作用？这个图是xilinx参考设计上的。

阳光奶茶

帮顶

yefengyunjue

帮顶

土豆水煮鱼

帮顶

超級狗

: P6 e  M7 b8 e$ A4 C& N" O
* q/ M8 \) g* X0 n  c2 j& @0 X基本上 M5 的時鐘訊號，可以在  FPGA 內部繞到 E8 的管腳出來，並且做成雙向的訊號。但會犧牲 FPGA 中的一些 Gate Count 和 Routing Resource，並且增加少許的延遲（Delay）。Xilinx 可能不想犧牲這些代價來做這件事，畢竟也只是開發板吧？

類似這樣的 FPGA 設計我曾經看過，但實際上你還是得查看一下 FPGA 的 HDL 原始碼確認。
- `, O& F! Y, @4 t3 u
1 ^& G  c8 K- D( i4 ~6 |; q

超級狗

詳細的功能你要去看 FPGA 設計，我覺得 Xilinx 原本設計這個界面時，是可以作為 SPI Host 或 SPI Device。


4 m( z9 x4 P0 n  G* |/ C  O7 c8 w: T

• 當 FPGA 做為 SPI Host 時，接上 R32 可以提供一個 Clock 給 Device。
• 當 FPGA 做為 SPI Device 時，拿掉 R32 可以接受來自另一個 Host 的 Clock。
  " l- P' w$ q5 s1 i0 b" }5 {

7 {! B0 p5 q' x6 P$ f. `7 S( t1 F
  D# w" U( e( S( |: X  }3 @. I- c