磁珠放置位置问题

xiaoyu19890210 · 发表于 2016-1-7 21:47

您需要登录才可以下载或查看，没有帐号？注册

x

图中IC的3.3V电源为模拟电源，对噪声十分敏感，LDO产生的3.3V只为IC这个模拟电源供电，且LDO和IC的距离也比较近，请问磁珠放在A点合理还是B点合理？

wangshilei · 发表于 2016-1-13 09:58

我说下放B点的害处：一，增大了电源阻抗。后级IC如有突发电流时，IC的供电波动比较大，不够好。放LDO输入是恨好的方案

xiaoyu19890210 · 发表于 2016-1-8 17:23

MStrong 发表于 2016-1-8 17:00
T/ B4 n) Z) l/ T$ k必须是B点

理由呢？

超級狗 · 发表于 2016-1-9 12:58

本帖最后由超級狗于 2016-1-12 18:59 编辑

xiaoyu19890210 发表于 2016-1-8 17:239 {' [/ j: I$ F! f R+ c, W3 S$ @
理由呢？

噪聲要儘早在源頭就做阻擋，後面再擋的話，有時候會擴散到其它地方去。

B 點後的 IC 如果 CPU 、FPGA…… 這類高速器件，有時候 B 點也需要再多一顆磁珠。

因為這些器件，本身就很容成為干擾源。

dqwuf2008 · 发表于 2017-5-19 11:52

显然A点好

chengli915 · 发表于 2016-7-25 10:48

那到底A点放置好，还算B点呢？

ls358 · 发表于 2016-5-3 16:11

顶一个！！

fly0537 · 发表于 2016-4-13 15:17

我觉得B点好一些，100MHZ/600欧姆的磁珠会有40欧姆左右的直流电阻，看你电流多少，压降能不能接受.

中臣 · 发表于 2016-3-7 08:49

這樣看，都可以了，仁者見仁智者見智。

zsl · 发表于 2016-2-16 16:24

好像没有一个固定的答案，不过也长见识了。

li262925 · 发表于 2016-1-29 09:57

源头降噪应该是在B点可以的话可以更靠近3.3V

li262925 · 发表于 2016-1-29 09:39

学习了

rogetxu · 发表于 2016-1-18 16:01

xiaoyu19890210 发表于 2016-1-8 17:23
`. A# S; _' N+ L理由呢？

同意负载是 SoC,FPGA 等，建议在B点

fenglp19 · 发表于 2016-1-15 13:13

放B点。其实放后面敏感信号的输入端。

dinorick · 发表于 2016-1-15 09:43

学习了

zcswinner · 发表于 2016-1-12 14:27

A点足以

superhaima · 发表于 2016-1-12 09:54

学习了，感谢大神！

		自动登录	找回密码
密码			注册

推荐内容 /1