11月培训心得

eternalsj

11月培训过去好久了，年底工作比较忙，现在刚刚抽出时间来论坛逛逛，不多说了，将笔记跟大家分享一下

运筹帷幄 着眼全局
: A5 U8 A7 Z. u, a0 o0 J6 k
" p: y8 g# E( K* \* z. O原理
电源流向图
布局布线规划
叠层阻抗方案

- A! ?& |- X& f% j7 i- W0 ~8 E约束规则设置
, [: G: s. \* H4 q
. V; L2 U$ y- P4 a5 V9 z  y5 `, }0 pCPU Dimm模块
PCIe高速差分
- I% N, R$ b7 cDMI高速差分
PCH 北桥
( C6 e  V+ ?" pCPU电源电路

CISC复杂指令集
RISC精简指令集 ARM系列
# |5 ^0 w2 {* _
7 c- J7 e$ j8 y: E5 J差分走线通用要求：
不走电源连接器、接口、晶振、时钟分配器、磁性元件等内部和下方
不允许有stub、额外测试点和测试孔，以便减小反射；如果stub必须存在，其长度不超过200mil；尽量减小过孔换层时的stub
优先以地平面为参考、离地平面的边缘1mm以上，不得跨分割和穿越antipad，任何信号不得从差分线过孔之间穿越。
; Q# }& Q! t8 X  r换层尽量少，如果参考平面网络相同，推荐50mil范围内放置两个回流过孔
/ h5 U, ~1 m" q+ x$ D* F对称打孔和出线，过孔中心间距25~50mils，不同差分对之间过孔边沿间距大于50mils，不得人为制造对内不等长
差分过孔、AC电容下方所有层挖空。
! E+ l) v1 O/ n$ x0 U差分线对内等长应尽量在靠近长度不一致的位置附近绕，推荐在500mil范围内。
5G以上差分线要求对内分层等长+-5mil，且总长度也要等长+—10mil
$ z5 F! I! {# ?' ~; o当内层差分走线距离远的参考平面大于近的参考平面4倍以上时，可忽略远参考平面的跨分割问题，但5G以上高速差分除外。
1 E0 |9 R5 U3 ]8 d
玻纤效应 10度走线

PCIe总线长：<8000mil
曼哈顿长度：两点之间直角三角形直角边的长度和

; ^/ v3 {( `, J. S4 W/ z6 n  t: aSATA2.0<6000mil
" I4 v% o7 A- ^8 c
* ]2 W: x$ ?7 o& y# o$ z) ?$ ~& y  PDDR 8个数据线一组，两个相邻组走两个走线层，以便于绕线
9 Y1 [: ], l/ X* k
! F; q& b. ]1 Q0 h% k+ Z* W: K过孔影响到其他层的走线时，应减小近端的过孔打孔。

PCIe Rx没有AC电容，Tx端有AC电容
% t! e! m9 ^( w/ u; Z想办法消除过孔stub
- k& n$ r3 G# N+ _# L0 m* S
创建差分对时，命名一定要有规则，比如+ -，N P 方便layout创建差分对

$ t& z- h( ^$ s5 v. ^* s6 R右键 rount from target,差分线换一端开始layout

greg2015

走过路过不要错过

dzkcool

简单有效