EDA365电子工程师网

标题: 上传两幅数码相框的EMI测试数据大家来讨论一下应该从哪些方面来整改 [打印本页]

作者: edqin 时间: 2008-9-26 13:33
标题: 上传两幅数码相框的EMI测试数据大家来讨论一下应该从哪些方面来整改
上传两幅数码相框的EMI测试数据大家来讨论一下应该从哪些方面来整改。（现在把整改方法和整改后的数据上传）

[ 本帖最后由 edqin 于 2008-10-9 09:07 编辑 ]

53.JPG (53.85 KB, 下载次数: 53)

54.JPG (49.68 KB, 下载次数: 31)

作者: _hhh_ 时间: 2008-9-28 14:59
电源或者地噪声太大,从而抬高所有频谱.

作者: mengzhuhao 时间: 2008-9-28 19:16
怎么看出来的啊

作者: mengzhuhao 时间: 2008-9-28 19:17
是不是蓝色的频率幅度在红线之下就算过了emi关了？

作者: kingchen10 时间: 2008-9-28 23:53
应该是蓝色的频率幅度在红线之下就算过了某个EMC标准了
不明白这两幅图的幅度曲线怎么这么密集！

作者: edqin 时间: 2008-9-29 10:38
我是想让大家讨论一下具体整改措施，相互学习提高

作者: edqin 时间: 2008-9-29 10:39
此图是用EN5022B标准测试的结果，

[ 本帖最后由 edqin 于 2008-9-29 10:49 编辑 ]

作者: edqin 时间: 2008-9-29 10:47

原帖由 kingchen10 于 2008-9-28 23:53 发表
' ~, Z- q; P" u9 k+ {, i5 _应该是蓝色的频率幅度在红线之下就算过了某个EMC标准了( a/ y! n' J, l
不明白这两幅图的幅度曲线怎么这么密集！

此机的SDRAM时钟会根据不同的任务作108-128MHZ 的微调，另外他的读卡器时钟和屏的时钟分别是22MHZ、30MHZ、DSP的晶体为27MHZ、RTC晶体是36.768KHZ

作者: rjc 时间: 2008-10-7 19:39
晶体怎么接法？？
如果晶体是有2个到地的话
先接到磁珠，再到地

作者: edqin 时间: 2008-10-8 18:04
已经串了120欧姆磁株

作者: edqin 时间: 2008-10-9 09:29
标题: 整改对策
1.鉴于此机器的测试数据底线不平滑且超高，先改善地回路。在大块地之间加平衡电容，并利用屏的铁皮做平衡大地把各支路的地都尽量与此相连。
2.鉴于此机器的测试数据垂直方向60MHZ之前有超标，在电源输入端加一个小共模，并在DC线上加一此扣。
3.对于单点在SDRAM时钟加220欧姆磁珠，读卡器时钟加600欧姆磁珠，屏时钟加330欧磁珠。
4.所有的电源隔离磁珠改为1500欧姆磁珠。
测试数据如下以通过认证。补充一下此机器最终做FCC认证。

12.jpg (24.8 KB, 下载次数: 22)

1234.jpg (24.69 KB, 下载次数: 22)

作者: clandey 时间: 2008-10-10 10:14
學習了，沒有遇到過這么密集的曲線，樓主能否解釋一下，是地噪聲？原本的地是怎么椄的會出現這么大的輻射？

作者: edqin 时间: 2008-10-10 10:37
上传PCB文件的两面抓图你先看看吧！

12.jpg (149.61 KB, 下载次数: 30)

123.jpg (113.3 KB, 下载次数: 25)

作者: mengzhuhao 时间: 2008-10-10 12:41

原帖由 edqin 于 2008-10-9 09:29 发表 5 ]5 n- ~! R3 D7 V* L
1.鉴于此机器的测试数据底线不平滑且超高，先改善地回路。在大块地之间加平衡电容，并利用屏的铁皮做平衡大地把各支路的地都尽量与此相连。
: I) j* k4 M4 `: `# G2.鉴于此机器的测试数据垂直方向60MHZ之前有超标，在电源输入端加一个小共 ...

平衡电容的容值是怎定的？
“在电源输入端加一个小共模，并在DC线上加一此扣”是啥意思？
还有就是“220欧姆磁珠”等这些选的值是如何定的呢？

作者: edqin 时间: 2008-10-10 15:11
[fly]
平衡电容具体选值要看你要改善的频段而定，我的机器主要是100到200MHZ所以我选的是102PF和104PF的电容。
第二点，主要是抑制60Mhz之前的频率点且从测试结果来看DC线在此频段辐射很严重。
[/fly]
220欧姆磁珠的磁珠是我机器能正常工作的极限。（主要是试验得的）

作者: mengzhuhao 时间: 2008-10-10 18:13

原帖由 edqin 于 2008-10-10 15:11 发表
) ?+ V2 H' g$ L' E: F, ^9 @# A0 W
/ Q+ C  J2 @$ ~& I7 }# d) J平衡电容具体选值要看你要改善的频段而定，我的机器主要是100到200MHZ所以我选的是102PF和104PF的电容。! h; k4 I( T: G: X  ?$ i* v
第二点，主要是抑制60Mhz之前的频率点且从测试结果来看DC线在此频段辐射很严重。/ w* q5 F& z7 m6 G  Y

# n% c9 E  D( `! i( Y220欧姆磁珠的磁珠是 ...

主要是“在电源输入端加一个小共模，并在DC线上加一此扣”没理解清楚
在板上是怎样体现出来的呀

作者: mengzhuhao 时间: 2008-10-10 18:22
所加的平衡电容是不是不同地网络间加上电容？选的数值是通过什么计算公式计算出来的呢

作者: edqin 时间: 2008-10-11 08:54
PCB是原始的，具体的是在DC输入和输入GND段加，主要是想抑制掉机器通过DC端口向外辐射的共模干扰，（此机器用频谱仪测试GND上干扰也很高，）好像还少在共模之后加了104 和102 PF的电容。至于磁扣是经以上处理后测试数据还是余量不足才加的，其作用和共模差不多。

作者: edqin 时间: 2008-10-11 09:03

原帖由 mengzhuhao 于 2008-10-10 18:22 发表 5 N% Y0 e' k5 ], T
所加的平衡电容是不是不同地网络间加上电容？选的数值是通过什么计算公式计算出来的呢

计算公式：谐振计算公式。（不好意思不会输入特殊符号）

作者: bin126 时间: 2008-10-17 09:23
标题: PCB是原始的，具体的是在DC输入和输入GND段加，
还没了解清楚,到底是加在哪里?

作者: edqin 时间: 2008-10-17 09:28
是

作者: mengzhuhao 时间: 2008-10-17 12:07

原帖由 mengzhuhao 于 2008-10-10 18:13 发表 & F/ n7 g" N& U) z% K7 Z1 @2 r4 X7 `
" O0 t% v8 t! q0 c+ o
主要是“在电源输入端加一个小共模，并在DC线上加一此扣”没理解清楚% v5 J! T7 f! ]0 w
在板上是怎样体现出来的呀

是不是指的是磁环？

作者: edqin 时间: 2008-10-17 14:47
在机器内加共模电感，DC线上加磁扣（磁环）
。

作者: Iric071 时间: 2008-10-20 12:24
LZ老大，我想问个问题：得到帖子前面贴的60M左右偏高的测试数据后，你是如何判断问题的症结的？
还有就是到底是什么引起的，也就是问题原因。。谢谢阿

作者: edqin 时间: 2008-10-20 17:25
先比较H、V两幅图在60MHZ之前曲线差异，V明显高于H且h曲线也有类似的频点，我的机器在v方向DC线是最长当然先怀疑对象，况且一般电源的干扰都集中在100MHZ之前，所以先测试DC线的干扰。至于干扰的起因主要是机器内部的DC TO DC。

作者: jackie0888 时间: 2009-5-5 07:52
元原因是adaptor and PCB分地 20# bin126

作者: szkalwa 时间: 2009-5-7 15:22
学习了

作者: baby 时间: 2009-5-8 13:19
在电源输入端加一个小共模
是地和电源输入端各加上一个电感平排放置产生共振

作者: aspire132 时间: 2009-5-18 15:31
小弟由此篇發文本著一顆求知的欲望，想要跟各位前輩請教兩個問題，
也許此問題已偏離發問者大俠的主題，煩請見諒：
(1)請問在EMI scan中，分別要scan垂直和水平，其用意是為何?
如果在report中說明了垂直和水平都超頻了(over)，此意謂何為?
由垂直和水平超頻，可以讓我們分別判定noise從何處而來呢?
(2)請問平衡電容選值方面，為何機器工作在100~200MHz時，Edqin
大俠會選用102pF和104pF呢?是怎麼算出來的呢?

作者: zhlxj200 时间: 2009-5-21 00:44
恩，我也想知道102PF是怎么算的？能不能上传一个附件，看看计算公式，还有计算的参数？截图也可以，劳烦楼主提供一下，最近我也在做EMI，但我做的是无线路由器，不知道是否也是用CLASS B的标准来测试？

作者: xiaodun123 时间: 2009-9-13 10:09
我想请问大哥
频段波形,曾base状?
你怎样能分析是GND, power ,还是data ,clk noise 引起的？

作者: honejing 时间: 2009-9-13 18:45
1 樓與 11 樓的測試數據差很多，看來又是不同實驗室的報告，是同一片板子嗎？
只有做了 11 樓的對策，就有這麼好的結果，真是高手。

作者: honejing 时间: 2009-9-13 18:53
况且一般电源的干扰都集中在100MHZ之前，所以先测试DC线的干扰。至于干扰的起因主要是机器内部的DC TO DC。

==> 請問你對 DC to DC 做了什麼處理？

作者: zaop 时间: 2009-9-15 09:17
你的clock有沒有展頻，若是沒有，請找展頻ic的廠商來幫忙！
你的資料是ｐｏｗｅｒ　noise 和clk 的issue，要一層一層的解

作者: wymei1204 时间: 2010-2-3 14:12
我估计真正起作用的是利用屏幕的金属其余的串磁珠啊估计没啥效果

作者: hunanwuxi 时间: 2010-2-26 10:13
EMI的解决通常跟量产性有很大关系
如果只是为了过证还是不难
最好看EMI频点在板上的分布
这样针对性更强些
在时钟线上串电阻这种事我都做过呵呵
有时确实是一种办法
但不是量产的办法
有时候电阻比磁珠效果还好些（实验中得来）
不知道是不是磁珠的品质问题
数码框我估计
如果用的是TFT的接口辐射一般都很大
特别FPC做得不好的时候

作者: tony_wuy 时间: 2010-3-8 14:11
从可靠性的基础上来说,时钟加那么大的磁珠是有问题的!且电源加1500的磁珠??低温实验有没有做过??

作者: xyy_zhong 时间: 2010-3-30 17:03
回复 37# tony_wuy
顶下37楼的!这样整改可能会有隐患

作者: abtreasure 时间: 2010-4-3 08:42
3.对于单点在SDRAM时钟加220欧姆磁珠，读卡器时钟加600欧姆磁珠，屏时钟加330欧磁珠。
-----------------------------时钟线一般不建议加磁珠，磁珠的一致性较差，大批量生产可能会出问题的（除非是只想拿证书在样品上加），要慎重，特别是要测量添加后时钟衰减；时钟线一般是用加电阻，但对阻值有严格的限定。

作者: ggm_1029 时间: 2010-8-2 14:21
学习了！

作者: wq800701 时间: 2010-8-3 09:54
樓主加這麼大的bead，有沒有對信號進行測試？系統工作是否正常？

還有高手們還沒回答，是怎麼換算出頻率對應的電容值？

請教了！

作者: yylz711 时间: 2011-1-27 09:46
受教。谢谢

作者: evatan 时间: 2011-2-8 22:56
同一条件下测试结果比较才有意义的
EMC测试我已经怕了

作者: jingpei520_2 时间: 2011-3-18 22:23
学习，太高深了

作者: suguanhai 时间: 2011-3-22 15:50
看得头都晕了

作者: iwillbethere 时间: 2011-6-9 13:43
1.确实不同实验室测试结果相差几个dB有时候是很正常的
2. 同一款产品搞整改的过程中，可能由于布置、布线等一些不引人注意的差异，前后两次测试可能会有差异
3. 时钟线加磁珠这种做法也不是绝对的不可以，只是可靠性比较难控制，当然如果信号质量预留的空间还可以，用也无妨，只要要注意磁珠参数偏差可能会有比较大
4.鉴于以上原因，最好能有一~二次工程机确认，确保测试结果的一致性

作者: zjsyao 时间: 2011-7-10 22:11
学习了

作者: 谭必介 时间: 2011-8-10 13:02
新人报道啊，多多支持！

作者: lcywzg2008 时间: 2011-9-3 12:41
学习了

作者: lrlshina 时间: 2011-9-21 11:15
先学了。虽没搞明白。

作者: qingtian52014 时间: 2011-9-23 13:23
平衡电容在电路中是怎么个接法。是电源的去O电容？

作者: dennis_chao 时间: 2011-9-30 15:40
50HZ不是也很高吗，怎么降下来的呀。还有怎样才可以知道那点用多大的磁珠和用多大的电容，有没有计算的公算。比如100～200MHZ楼主选用的是102和104，这是为什么呢？

作者: niupin 时间: 2011-11-19 19:38
想要个电容谐振公式

作者: gui_qu 时间: 2011-11-22 20:34

edqin 发表于 2008-10-9 09:29 9 w4 t% e0 t: I. m0 E
1.鉴于此机器的测试数据底线不平滑且超高，先改善地回路。在大块地之间加平衡电容，并利用屏的铁皮做平衡大 ...

有没有每一步后的测试数据,参考一下,

30DB也降下来了不错

作者: eda1215 时间: 2011-11-24 15:44
能不能把修改后的PCB截个图，参考下？

作者: FLY 时间: 2011-12-27 09:27

edqin 发表于 2008-10-17 14:47 + v/ g- J& P* ~5 q; u
在机器内加共模电感，DC线上加磁扣（磁环）! d, @ V" T7 u: d0 I
。

你的EMI辐射段（EN55022附录B）30MHZ到1GHZ超标，多为共模干扰，EMI能够降下来最主要的还是你分别在端口增加了共模电感和磁环，这些行为属防疫性措施，也就是说电路本身依然存在干扰（干扰源依然存在），增加了共模和磁环只是隔离或者说衰减（干扰路径），再有就是当产品对成本有要求的时候就不能说我要增加什么就增加什么了！这个时候需要做的是抑制（干扰源）而不是隔离或者说衰减（干扰路径），做EMC整改难就难在这啦！

作者: FLY 时间: 2011-12-27 09:32

dennis_chao 发表于 2011-9-30 15:40
: u0 F/ b2 ~: S: s: H) M50HZ不是也很高吗，怎么降下来的呀。还有怎样才可以知道那点用多大的磁珠和用多大的电容，有没有计算的公算 ...

不同的电容量它自身的谐振点不一样，也就是说这个所谓的谐振点就是在某个频点它容抗最低。

作者: chensi007 时间: 2012-2-8 18:42
关于电容，上两个图片：
[attach]48611[/attach]

123.jpg (47.63 KB, 下载次数: 1)

作者: eyesee 时间: 2015-7-23 17:32

作者: myl593799546 时间: 2015-8-13 20:39

edqin 发表于 2008-10-9 09:29, a, T8 _0 |8 J) x
1.鉴于此机器的测试数据底线不平滑且超高，先改善地回路。在大块地之间加平衡电容，并利用屏的铁皮做平衡大 ...

平衡电容？是什么玩意？是大块地和地之间串电容？

作者: 了阔兲空 时间: 2015-10-12 22:57
学习了

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)