关于HDL导网表时候的问题

小小菜 · 发表于 2015-10-31 23:27

您需要登录才可以下载或查看，没有帐号？注册

x

小弟在导网表的时候，原理图单独打包都没有问题，可是update pcb这一步会出现error，问题在图片，有没有各位大师遇到过或者知道这是什么情况，小弟在此感激不尽

zxpchx · 发表于 2015-11-2 20:08

小小菜发表于 2015-11-2 16:35- U& M# X0 u3 F) D$ Z8 P: u- v- Z
这个好像点不了，是灰色的，我一开始也以为是这个问题，后来发现不是这里的问题

请点击一下update pcb,再点.

小小菜 · 发表于 2015-11-2 16:35

dzkcool 发表于 2015-11-2 13:186 o$ A/ ^0 ?4 S) F
原理图打包时勾选下图中的选项。

这个好像点不了，是灰色的，我一开始也以为是这个问题，后来发现不是这里的问题

dzkcool · 发表于 2015-11-2 13:18

原理图打包时勾选下图中的选项。

小帅哥在江苏 · 发表于 2015-11-1 16:28

就是在这一步遇到的问题，一直在纠结这个问题，望各位前辈有遇到货晓得问题出在哪，小弟感激不尽，谢谢

		自动登录	找回密码
密码			注册

推荐内容 /1