DDR2地址线仿真碰到的问题

windrobust

平台情况： Freescale MPC8313 powerPC cpu，挂载2颗DDR2颗粒，micron的MT47H64M16HR，为了省成本，没有将地址线上拉到VTT
背景介绍：我们信号完整性部门测试DDR2的地址线和Cammond线的overshoot/overshoot area超标，软件已经将驱动能力设置到了最低，实际测试波形如下 由图片可知，undershoot虽然看上去有俯冲，但是没有超标，overshoot看上去没有过冲，但是却超标了，再仔细看图片，原来波形的高电平竟然达到了1.9V，而示波器的软件是按照1.8V作为参考来计算overshoot的，所以问题出现在高电平的幅值上面，我推测原因是因为没有加VTT上拉。
( f) _+ [' `& W& @' {* V. r) C于是我利用刚刚学会的反射仿真来是试一把，可是，现实非常地打击人啊：（，下面是仿真碰到的问题，请大神帮忙分析：
1 g& `' b8 c) g4 h4 {4 N. y1 W8 m* `9 ~1）我在allegro里面设置好元器件的model，然后直接将网络的topology拽到Sig xplorer里面，仿真出来有两个地方都和实际波形不符合，第一个就是上升沿竟然也有很大的俯冲，第二个就是，最终电平竟然稳定在了1.8V
7 a( u/ Q# O% @5 J) q) b2）我打开sig xplorer，直接在里面构建拓扑，仿真出来，电平倒是稳定在了1.9V，和实际测试差不多，但是上升沿还是有过冲，和实测不符合。
& G4 C. ^/ E+ W  V" Q+ Y. V' L6 T7 g求大神帮忙看看我哪里出问题了，折腾了2天了，哎
/ z# i1 w! r% Z, K9 L多谢多谢

icy88

楼主，你好，能不能描述下如下问题
1 给出你所测信号的拓扑结构图，各个部分的线长最好标注下
2 给出你测试波形上的测试点，就是说你整条链路上的哪个点测试得到的波形
% U' ~/ p7 a1 _! @1 T6 p3 实际ddr运行的参数设置，比如driver设置的是什么类型等
4 说下你的测试条件，比如示波器带宽，探头选择等

icy88

windrobust 发表于 2015-9-26 12:37
) G! R; Q! a4 b: Kicy88你好，抱歉，你回复的如此神速，以至于我没有看到你帖子，还是别的兄弟引用我才注意到
. I3 D9 B0 k9 j* a0 }: d$ c5 `" k我的topology ...

$ P( t# O7 B# y2 H      不好意思哈，最近都没怎么上网，我看了下你的结构，我这边试着搭建了一些拓扑结构，也是会存在过冲的问题的，所以仿真方法上应该没有什么问题。至于仿真出来的波形和实际测试的不符，可能有很多的原因，上面也有兄弟提到过。如果想要仿真和实际温和度高的话，还是需要做很多工作的，当然还有仿真软件的精度问题，这些都需要我们相关行业人员及技术的不断提高。但我对于某些同学的仿真无用论是不赞同的，至少我们可以看到的趋势是一致的，比如你现在仿真出了过冲，那实际上也是存在过冲得，那么仿真的价值就在于用仿真的手法来消除过冲，从而指导设计。另外对于新设计来讲，仿真可以提前预知设计的可靠性，如果仿真通不过，可以说明设计存在很大的风险，那么想到的先是对设计的改善，而不是制版后的验证。
以上个人观点，仅供参考
4 K7 p& Q0 e  z9 H: C) _: x6 G

了阔兲空

了解啦，谢谢

windrobust

另外，需要说明如下，软件设置驱动能力最小，实测波形和仿真差距比较大，软件设置成HSE模式（这个模式按照规格书就是最小驱动模式），实测波形和仿真比较类似，但是过冲的幅值不太一样

windrobust

icy88你好，抱歉，你回复的如此神速，以至于我没有看到你帖子，还是别的兄弟引用我才注意到
8 |; R* ]) c% g我的topology如下图所示:
/ }/ Q. C3 f. M
示波器的探头是放在了VIA11，或者VIA12上边
: l/ L8 P# E2 J) L1 V4 I1 oDDR2的driver已经通过软件设置到了minidriver，仿真的时候也选择的minidriver模型
示波器的和探头的带宽都是12G，实际测试波形如下 ：

; U. Q4 i  }# i

beyondoptic

icy88 发表于 2015-9-24 17:36
楼主，你好，能不能描述下如下问题
1 给出你所测信号的拓扑结构图，各个部分的线长最好标注下
  R& P9 a2 @0 @0 F- Q/ B2 给出你测 ...

0 N0 p* J9 f  {这个回复点赞，这才像解决问题的样子

beyondoptic

都不实际跑下仿真就给建议，果然都是大神，然后结果呢？问题怎么解决呢

Coziness_yang

VDD电压很稳跟号信的Overshoot没有必然的关系，Overshoot过高只与信号线的匹配程度有关，匹配的好，Overshoot较低，反之则高。上升和下降沿本身存在速度不一样，那是与Driver端上下MOS的开关速度不一样有关。仿真的结果与测量值之间的不一致，应该考虑你的模型是否精确，以及信号线建模是否精确有关。

菩提老树

windrobust 发表于 2015-9-23 13:55
! \8 R1 K/ ~$ Z5 ^0 e我的DDR VDD是1.8V，很准确，我测量过了。为什么地址线是1.9V?，难道是由于探头的接地点选择的不好?有电压 ...

8 E1 |' _3 i3 j" k这与你的VDD有什么关系呢？照你这样说，电源正确，板子就不会有问题了。

cousins

windrobust 发表于 2015-9-23 13:55
  k5 r: c( I$ P  I1 _. v2 ]我的DDR VDD是1.8V，很准确，我测量过了。为什么地址线是1.9V?，难道是由于探头的接地点选择的不好?有电压 ...

$ m) r( r- c. C; g+ X: J我猜是你的驱动电压设置问题。
" C* \6 @% U6 @. T( G! c

windrobust

我的DDR VDD是1.8V，很准确，我测量过了。为什么地址线是1.9V?，难道是由于探头的接地点选择的不好?有电压轨道跌落?

qingdalj

从图上看，上升沿比下降沿缓，所以下冲要比上冲严重，那么上冲不明显就可以理解了

qingdalj

有些情况是仿真不出来的，你的供电电压是不是太高了

菩提老树

这个就是实测和仿真的差距。有这种差异是很正常的，毕竟你的参数设置不一定一模一样，另外，你的设计DDR2的仿真和测试所使用的模型（实际使用寄存器改变，仿真是手动调整）有可能还不一样。后面的就看你自己悟了。