找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 363|回复: 3
打印 上一主题 下一主题

封装基板memory data、address、control信号布线

[复制链接]

2

主题

18

帖子

345

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
345
跳转到指定楼层
1#
发表于 2015-9-11 09:44 | 只看该作者 回帖奖励 |正序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
请教各位大侠,对于DDR3的memory IO,在设计封装基板时是否需要对Memory 的Data、Address、Control的trace进行等长绕线呢?
( W0 {/ i. }0 m4 \0 p
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

10

主题

273

帖子

294

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
294
4#
发表于 2017-3-21 13:35 | 只看该作者
在基板上 做等长 本来就不符合封装设计的思路,空间可能不够,层数也不能太多。( }) Z2 p' O7 u
一般留着PCB 上做大家熟悉的等长。

116

主题

563

帖子

7196

积分

EDA365版主(50)

Rank: 5

积分
7196
3#
发表于 2015-9-16 14:05 | 只看该作者
等不等长主要看有没有空间
/ Q5 k9 a7 u& H基板本来空间就小,硬做等长有可能信号更差;这时可以不在pkg内做等长,留给PCB来做等长更好。
IC封装设计

2

主题

18

帖子

345

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
345
2#
 楼主| 发表于 2015-9-11 10:46 | 只看该作者
人工置顶。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-27 14:08 , Processed in 0.063621 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表