EDA365电子工程师网
标题:
北京7月培训心得
[打印本页]
作者:
xzjialei
时间:
2015-8-3 15:21
标题:
北京7月培训心得
首先特别感谢杜老师无私的奉献,杜老师讲课条理清晰,诙谐幽默,听着一点都不累。主要内容涉及有电源、DDR、DVI等模块的布局布线及注意事项,每一块内容都有新的收获。
3 a/ H2 {" V6 c* p. {
电源:电源设计首先要注意的是:
. c5 t- w) V2 w# e. V; A
1、载流能力。线宽,铜后,层面,温升(电流流向该线上升的温度)
2、电源通道(电源树):电流流向清楚
5 k" d: c- ?& Q; P2 Z- ]
3、滤波
) U2 _1 o( x" s' O0 l4 d2 u
如果带载能力要求较高,则最好选用开关电源。开关电源的特点是:带载能力强,但有强烈的EMI辐射,文波特性不如线性电源好。布局布线应注意:
布局紧凑,电流流向清晰,添加适当的退耦电容。开关管的走线应尽量短粗,可以采用铺铜的形式;散热焊盘应两面开窗;采样电阻应尽量靠近电源芯片。
8 l# L1 d' _9 P- y4 x
DDR设计需要注意的是:ddr走线可以分三组,数据线,地址线,控制线。每组走线要做组内等长,等长要求以layout guide为准,结合仿真;数据线等长以dqs为准。地址线,控制线以ckl为准;数据线最大不超过2500mil,组内控制在10mil;当等长与间距存在冲突是,以间距为第一;地址线误差范围应控制在50mil以内;对于ddr3来说,时钟信号与数据线可以不做等长(仅限ddr3);差分信号走线要注意线宽和间距,其中间距比线宽更重要;clk、dqs信号也不是必须走差分;Vref信号很重要。
4 Y* o+ i( Z' `6 J0 P
当ddr芯片不止一片是,可采用fly-by(羊肉串)与T型网络走线,其中首选羊肉串方式(杜老师总结的真好)。
$ |7 d5 ^. ^- z2 V9 Y
DVI走线,应注意四对差分信号的走线。以太网的除了注意差分信号,变压器下所有层禁止铺铜,走线尽量避免。
/ h \8 w$ O j: y% u3 M) v/ E4 M' G; r0 Z2 D
4 h* z% e" z2 y. }( z! u6 k
; @$ i9 a4 `8 l" y9 ?1 }( o
4 [& ~+ Y, K& l1 S
- y8 G% _# l/ ^8 ?! i
# C5 B1 _9 {8 \0 u. O
: C: E" F9 q, R; ^$ f
/ z0 ?& W- [3 M0 c: X4 |! ` e
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2