电源完整性之阻抗问题

ares0260

请问各位大神，在做电源完整性是，别人提供给我一份由siwave导出的snp文件。
我把文件导入了ansoft designer，想问一下，如何看它的电源阻抗？
" Q4 O% L. o; E( `是看两个port之间即Z21还是Z11。
2 `2 [: B& g" B* _" L0 O谢谢各位！

duqiang290

能推荐一下资料吗？

lwp90

这确实是个好问题

ares0260

cousins 发表于 2015-7-23 12:10
公司信息安全的原因，不能上传文档。
/ t6 g/ r/ S4 C# n$ q8 H电源的模型很好做。
Vdc一个，替代ESR的理想电阻一个。

$ t  r" f, \$ Z8 t5 \好的非常感谢，
& P3 J# o- o( U2 n( Z( a我把模型建好后，劳驾你给指正一下。
* \1 x" |6 Z9 D9 |6 m6 b2 }/ U! z

cousins

公司信息安全的原因，不能上传文档。
8 i' h# v" v3 k# ~电源的模型很好做。
Vdc一个，替代ESR的理想电阻一个。
9 J7 i& q6 W+ G) u0 C3 P% GVac 7个以上，从100KHz~1MHz自由选择，但是一定要包含DCDC的基频到7阶以上的AC源，幅度的话参考FFT的幅值方式，基频最大，阶数越高依次减少。其他的频率作为其他噪声添加，你依据自己需要添加，和实际电源百分百匹配是不现实的，只能无限接近。
Vac与Vdc+ESR之间加隔直电容。电容用理想的，尽量选取0.1uF~2.2uF之间，由于电容和负载的延时可能会破坏掉某些频率下的正弦波上升沿，所以尽量不要选择过大的容值。
: C4 d5 T4 o3 \1 s# Q$ @然后ESR输出的地方就是一个叠加PWM纹波以及其他噪声的非理想直流电源了。
. i$ U. R# Q( m: t

ares0260

shark4685 发表于 2015-7-23 11:44
提取平面的s参数即可。

提取对应的S参数，也做了阻抗平面分析了。
但是要做对应的电源瞬态响应的分析。
1 {$ @3 z2 o' }所以不知道怎么建立这个电路模型！

shark4685

提取平面的s参数即可。

ares0260

; S4 w/ r4 ~& o4 M, e

cousins 发表于 2015-7-22 17:23
你要给的不是阶跃信号，是带交流分量的直流，交流分量为纹波。
/ _0 ], C) x7 h2 I这个架构是对的，如果要仿真芯片接受的信号 ...

如何体现纹波的频率呢？
能劳驾你给一个电路模型参考一下吗？或者一个小例子。
拜谢！！！
2 N8 a; x* T3 A" j0 [2 {5 F5 c下图是从别人哪里看到的结果，纹波应该是0.04V，可是我总是做不出来。
可能是我了解的信息不全。我也把电路模型发给你了，你帮忙看看。
# Q: r) L  r) c( a/ n非常感谢！！！



* |2 J/ o- E  U: H) \7 H' S

cousins

你要给的不是阶跃信号，是带交流分量的直流，交流分量为纹波。
, ~; T" r5 K7 M2 v! c1 ?, Y% P3 g这个架构是对的，如果要仿真芯片接受的信号，就要加入封装参数。但如果对比板级测试的话，你测试点是加不到封装内的。只要加到pin上就可以了。
' x6 q* q) ^; R" t0 E, `
" f0 {, b. N+ X! c! a

ares0260

cousins 发表于 2015-7-16 09:31
归一化阻抗应该设置为50ohms或者0.1ohms以下，不能设为0.
0ohms怎么归一？  

  O6 Z# `5 j" O) u4 _8 Y' HHi Conusins，
3 J6 Y* e2 g- Q  c& K/ w& n请教您一个问题。
枣做电源完整性的时候，会生成一个SNP文件。
放到ansoft designer中去，做它的时域瞬态响应分析。
' d# {% q/ V5 g# z* e1 T因为以前没有接触过PI，真的不知该如何下手。
1 P+ E' e" D) X+ X! j: a, e望您能指点一二。
9 n  f5 O. X2 q) F* [; X$ n一般情况下，会给它一个阶跃信号（0 to 1.2v）测得芯片输入端的电压即可。
但是参考的图中却没有看到对应的芯片（dut），这样对吗？
8 \2 C- {5 t, M% [

cousins

ares0260 发表于 2015-7-16 09:05
我尝试了这两种方法：
1）只用一个端口PORT1，另外的VRM端接地
2）用两个端口PORT1和port2，另外的VRM ...

归一化阻抗应该设置为50ohms或者0.1ohms以下，不能设为0.
0ohms怎么归一？  

/ b! G+ }: A! y/ ^: Q归一是要用Z/Zref的...
结果是不会完全一样的，在1MHz以上的结果是基本一致的。
有vrm的在1MHz以下的Z11扫频对数结果为接近于一条直线，值很小。
无vrm的在1MHz以下的Z11扫频对数结果为从无穷大线性减小到一个很小的值，这个很小的值是靠近第一次出现电容谐振的位置。
; c1 z7 I+ B: g+ L  ?记住以对数（log scale）的方式查看Z11。

ares0260

cousins 发表于 2015-7-13 16:10
PDN可以只有一个端口，单端口就只关心1MHz以上的回路阻抗。是不上电状态PDN。
两个或者两个以上端口，有两 ...

我尝试了这两种方法：
1）只用一个端口PORT1，另外的VRM端接地
2）用两个端口PORT1和port2，另外的VRM对应的port2的归一化阻抗为0.
! T3 G# H! H) S+ H3 P得到的结果是一样的。其实不都相当于模拟电源内阻的情况吗？
1 Y. Z& R$ g& [; E

ares0260

cousins 发表于 2015-7-13 16:42
  i+ C, a0 U- Y+ qZ11

: j* i7 X# u2 A4 q$ u/ p1 d* |请问为什么是Z11，默认的PDN至少有两个端口，在对SNP格式的文件进行仿真时，对另外一个端口怎么处理？
谢谢！
$ H+ ~7 A: \* s8 b' F7 T2 L

cousins

ares0260 发表于 2015-7-14 11:12
7 @( F) d$ h3 l2 k* p( v. Q* A4 E能推荐一下资料吗？
这些对于你们来说确实简单了些！

6 v' _0 N2 J5 [2 L2 g9 a  ~<Power Integrity Modeling and Design for Semiconductors and Systems  >
% W1 }" c! ~# |1 \! i0 Swritten by Madhavan Swaminathan   A.Ege Engin

ares0260

qingdalj 发表于 2015-7-14 08:39
回去看看理论吧

能推荐一下资料吗？
3 |/ i! v. \' F. G) a# r$ i这些对于你们来说确实简单了些！
( D& W9 z, R6 P1 \% f; x  d

ares0260

菩提老树 发表于 2015-7-13 23:42
  r  ~3 D5 V+ d6 _- W从一个port看过去就可以啦，所以看Z11即可

Z11是在其他端口open的情况下看去的输入阻抗，也就是自身的自阻抗。
在port1上加去耦电容是可以的，Z11会减小。这是没有问题的。
2 f  J) s# ^9 O那我在另一个端口（如port2）加一个接地电容，但Z11却不变。
我觉得根据输入阻抗计算公式，在第二种情况下，z11应该是有所变化的？
能劳驾解释一下吗？但实际却不是。
0 P9 |, V( Z+ d