先进封装在4G终端芯片领域的应用趋势

pjh02032121

作者：王沛 孙一中 ，联芯科技有限公司

在移动互联网时代，以智能手机和平板电脑为代表的智能终端成为了发展最为迅速的消费电子产品。尤其是第四代移动通信(4G)的规模商用，将带来网络、终端以及互联网、物联网服务内容的飞速发展。仅以中国移动为例，其4G用户数将由2014年的8000万跃升为2015年的2.5亿，4G终端的销量将由2014年的1亿部扩大为2015年的2亿部以上，市场空间巨大。 1 V5 F, M& a& o" |半导体封装，尤其是前沿封装技术的应用与电子产业的整体发展息息相关。4G引领的智能终端的大发展，带来了对应用处理器、基带处理器、大容量存储器、传感器、射频收发信机及射频前端处理器等芯片的巨量需求。这些领域也是目前芯片设计、制造和封装行业中最具活力、最具市场前景的。相应的，对先进wafer制造及先进芯片封装技术的应用和发展也最具动力。 $ k8 X+ v6 z) v5 W 先进封装技术的原动力 移动通信终端特别4G终端芯片的应用场景及市场决定了它需要通过先进的封装技术来满足整机及芯片性能的需求。因此一系列针对密度更高、体积更小、厚度更薄、散热性更好的封装技术就应运而生了。另一方面，随着产品的普及和市场的竞争，终端售价快速下降，芯片的成本压力也越来越大。这决定移动通信终端芯片所使用的封装技术必须是低成本的。因此高性能与低成本这一对看似矛盾的需求成为移动终端芯片封装技术不断发展的原动力。 ! G! C/ E9 Z$ _$ f. x8 N  B0 t如何平衡高性能与低成本这对矛盾成为摆在芯片设计公司与封装厂面前的主要挑战之一。在4G终端芯片在功能上需要发生跨越性进步时(例如支持OFDM、MIMO、MMMB)，往往对由于采用先进技术而带来的成本压力不敏感，因此考虑封装技术时更多的是从技术的先进性方面来考虑，可以采用一些革命性的高成本封装技术。但是，这种性能方面的驱动力往往来自极少数行业领导厂家，对于采用跟随策略的大多数厂家来说并不适用。对这些厂家来说如何开发一种成本更低的封装技术来实现接近革命性封装技术显得更加重要与有价值。因此，目前更多先进封装技术的出发点都是如何低成本地实现革命性封装技术。 9 V; i( X( c& y站在4G终端芯片设计的角度，我们对当前热门的先进封装技术的应用趋势有如下一些理解，和读者共同探讨： - y! E7 u- j$ ?% W1. Flip-Chip封装 Flip-Chip封装也就是倒装封装已经出现了十年以上了。在这种技术刚出现时，相对于传统wire bond打线封装绝对属于革命性技术。倒装封装由于具有较高的电性能及I/O密度的特性，使其在高性能CPU及GPU等产品领域有了较多的应用。但是由于倒装封装的成本高，限制了其在更广泛的消费电子产品领域内的普及。 7 K2 ^$ b7 Q* N& K3 W" P. G, A6 V随着智能手机市场的爆发，智能终端处理器芯片的性能越来越高，甚至在某些方面已经达到甚至超过了主流PC中CPU的水平。但是智能终端芯片对封装的价格和体积的要求又不是传统Flip-Chip封装所能达到的。因此，一系列针对更小、更薄、更低成本的Flip-Chip封装技术应运而生。其中最具代表性的就是Cu Pillar Bumping技术以及TC+NCP倒装技术。   r$ h4 b3 _& T+ T1 w( nCu Pillar Bump和传统的Solder Bump相比较具有直径小、间距小、高度低的特点，在电性能方面不亚于甚至还优于Solder Bump，但是其具有的高密度特性最适用于移动通信终端芯片对袖珍体积的需求。而且，通过进一步改进Cu Pillar制造工艺，使其达到体积更小密度更高的Micro Bump层次，将有助于向上突破3D封装所需的关键技术。 Bump尺寸及间距变小之后，倒装装片技术也需要进一步发展。传统的Reflow技术可以覆盖从Solder Bump到60um间距Cu Pillar Bump的各种Bumping结构，但是当bump间距更小、先进工艺的wafer在倒装装片时应力更脆弱时采用何种装片技术就成了未来先进封装技术发展的方向之一。目前不导电胶热压倒装技术（TC+NCP）是目前解决这一问题的技术之一，由于其装片精度较高同时相对于Reflow工艺来说形变应力更低的特点，使其可应用在Micro Bump级倒装装片方面。虽然目前TC技术还存在生产效率低、设备成本高等不利于大规模使用的缺点，但是在低成本驱动下，通过设备及材料厂商等行业上下游的努力配合，相信TC+NCP在未来会成为主流的封装技术。 2. Core-less及EPP基板 目前移动通信终端芯片主流的封装形式还是基板类封装，不论是传统的打线类封装还是先进的倒装类封装，基板都是其中最重要的材料。由于基板属于定制类材料，其采购成本会占整个封装成本的50%~60%左右，随着芯片设计复杂度的提高，基板成本占比还将进一步提升，因此如何通过采用新技术降低基板的成本，从而降低封装的BOM成本也是目前各厂商所重点关注的问题。 , f6 r$ U+ m' I+ }/ C从本质上讲，封装基板和整机的PCB一样都是印刷电路板，但是其线路密度远高于普通PCB，同时由于芯片封装环境的特殊性要求基板的热膨胀系数也远低于整机PCB。这决定了基板的成本除了和类似PCB的Layout层数、加工精度、表面处理方式等因素相关外，还和层间树脂芯材这一更关键的因素有关。 Core-less基板技术就是针对降低基板芯材成本而开发的封装技术，虽然使用同样性质的PP材料代替芯材并不能完全省掉芯材的成本，但是使用Core-less技术却可以突破传统基板必须按偶数层叠加的规则，可以灵活的制作从单层开始任意层数基板。这不但可以通过降低基板层数来降低成本，而且还可以获得更薄的基板从而降低芯片的整体厚度，同时该技术还有利于实现EPP(埋入走线基板)基板技术。考虑到Core-less基板的特性，我们认为其最有可能在以往需要使用4层以上基板的复杂、高阶的移动智能终端处理器产品上率先使用。随着加工工艺以及配套封装工艺的成熟，core-less基板技术将会逐步应用在更多中高阶基板类产品中。 1 e: r6 M# A! N; }5 z" C8 m0 KEPP基板是从另一个方面压缩基板成本的新技术。由于EPP基板的金属走线是嵌入在PP树脂中的，所以其不存在传统基板刻蚀走线时出现的过刻蚀情况。解决了这个问题也就意味着EPP基板可以在生产成本只有少量增加的前提下实现更小的线宽线距、实现更高的走线密度，从而达到减少基板层数以降低基板整体成本的目的。目前EPP基板的技术水平已经达到并超过传统全加成工艺基板，并向着10/10um线宽线距以下水平发展，但是其生产成本却与半加成基板接近。   A# x, \8 k/ ^  t% m" JEPP技术结合Core-less基板技术将是当前一段时期内具有相当应用前景的基板技术发展方向，特别是对于基板设计非常复杂的移动智能终端处理器产品来说，此种基板既能满足其小型化、高密度化的性能需求，又能满足其低价格易于生产的成本需求。 3. WLCSP封装 0 G( e. t. Q2 g& KWLCSP(晶圆级封装)技术和Flip-Chip封装技术一样出现的比较早，由于传统Fan in-WLCSP封装固有的限制使其很难被应用在I/O数量较多的产品上。从某种角度上说WLCSP封装可以完全摆脱基板的束缚，同时其电性能也优于基板类封装，理论上如果能解决I/O数量的问题WLCSP将是一种有望取代基板封装的技术，因此Fan out-WLCSP(或简称FO-WLP)封装技术应运而生。 Fanout-WLCSP技术的出发点就是通过扩大RDL布线空间来增加I/O容量，如何实现扩大Die面积主要有两条技术路线，简单地说就是“圆的”和“方的”两种技术。 6 o& I9 G8 _8 ]“圆的”技术路线就是基于传统WLCSP的技术基础，在类似wafer的玻璃载板上将Die按照封装后的尺寸间隔，pad面朝下粘贴在载板上，通过特殊Molding材料进行固化并揭去载板后就形成了一张新的wafer，后续可以在这张新的wafer上按照接近标准WLCSP技术的工艺进行RDL、植球及切割等工序。Wafer级的Fan out-WLCSP技术的最大优点是可以最大限度利用传统Fan in-WLCSP的设备和技术，降低技术初期投资及技术风险。但是这种技术路线也有明显的缺陷，那就是玻璃载板的面积有限，最大直径也就是晶圆的直径(例如12英寸)。Die通过转载实际上降低了封装的效率，而且Die size与最终的封装尺寸差距越大封装的效率就越低，相应的单颗芯片的封装成本就会大幅度上升。由于以上原因Wafer级的Fanout-WLCSP技术并没有被广泛使用，只是在一些封装尺寸较小的产品上有所应用并未充分体现出其优势与初衷。 ) Z, E% L' o" p' z7 V( v+ c在“圆的”技术路线之外，最近提出了“方的”技术方案，也就是Panel级Fan out-WLCSP技术。其技术核心是先在类似传统整条CSP基板的载板上进行RDL走线，再将Die倒装在载板上经Molding后揭去载板，最后进行植球及切割等工作。Panel级Fan out-WLCSP的最大优点是不存在面积限制，理论上讲只要设备支持panel尺寸可以无限大而且不存在浪费的面积。目前有些封装厂已经在开发利用LED面板生产设备进行Panel级Fan out-WLCSP生产的技术，如果成功将大幅降低其封装成本。但是目前这种技术方案还很不成熟，特别是几乎所有生产设备都需要重新开发，产业化初期投入较高。 总体来说，Fan out-WLCSP封装技术目前还不够成熟，除了以上两种技术路线遇到的问题之外还存在接近Si热膨胀系数特殊Molding材料开发、异质结构的可靠性问题等一系列问题，但是其成本上可能带来的优势也是显而易见的。在这种低成本高性能的驱动下，我们认为Panel级的Fan out-WLCSP封装技术将会在未来广泛应用在移动通信智能终端芯片产品中，可能会从多模射频收发信机(RFIC)、电源管理芯片(PMIC)应用逐步向应用处理器(AP)应用扩展。 - K& B' z9 z) g: Q4. 2.5D及3D封装技术 5 R* ]# L" W7 Y+ Z! y以TSV技术为核心的2.5D以及3D封装是目前最热门的封装技术发展方向。2.5D封装有Si Interposer技术及TSMC推出的CoWoS技术等，3D封装也在多Die存储器封装方面有一些试验应用。 虽然目前2.5D/3D封装技术还不成熟、成本也过高，还不具备在移动通信终端芯片产品中广泛应用的条件，但是未来如果出现革命性的性能需求，相信2.5D/3D封装也会逐步进入移动通信终端芯片领域。从目前的市场前景分析，2.5D封装可能会在一些有特殊需求的行业应用市场最先获得应用，主要原因是行业应用的市场规模小、特殊需求比较多，适合用一些高端封装技术来进行功能组合设计。2.5D封装由于其封装密度高、适用频率范围广等特点，比较适合包含高速接口或射频系统的SiP封装需求。 $ _" m: m! z6 `0 N3D封装技术目前更属于前沿技术，目前较多应用出于技术验证考虑采用了同种Die的堆叠形式，但是我们认为3D封装在移动通信终端芯片上的应用前景还是在AP处理器与Wide I/O DRAM的SiP封装上。虽然目前4G智能终端对DRAM接口带宽的要求还不需要Wide I/O技术，但是未来更高速的新一代5G通信标准出现或者随着个人移动通信终端向个人信息终端发展，智能终端芯片需要处理更多大数据量业务，Wide I/O所具有的低功耗高带宽特性就会非常有吸引力。而当需求出现后，一定会出现新的技术来降低TSV及3D封装技术的使用门槛与成本。同时在其他领域，例如CIS、指纹识别、存储器芯片领域已经在逐步运用和发展3D封装技术。综合而言，我们认为相比较2.5D封装，3D封装未来在移动通信终端产品上的应用前景更广泛。 0 J  G& ?0 n+ O5. 其他先进封装技术 / u) i4 H' K* T! k  t, x. Z7 f2 C除了以上目前主流的封装技术之外，还有一些其他先进封装技术处在研发与小规模应用阶段，比如MIS基板、被动器件以及Die埋入式基板等等。这些新技术的应用前景也如同其他主流技术的规律一样，首先应用于一些对性能有特殊需要的产品中，随着市场接受度的提升通过新的低成本技术来扩大其使用范围。 总结 + p, I, d, u2 A$ e通过对以4G为代表的智能终端芯片的需求和当前主流先进封装技术的发展趋势分析，我们认为短期内以Cu Pillar Bump和EPP基板为代表的技术将成为移动通信终端芯片市场的主流技术；中长期，Panel级Fan out-WLCSP有可能在未来三年后应用在下一代移动智能终端处理器产品上；长期而言， 3D封装会在移动通信终端迈入个人综合信息终端的时代应对高性能、低功耗的挑战。另外，芯片的封装技术绝不是孤立的，它会和其他传统的封装技术融合、并行发展，互相结合、取长补短，满足不同产品的不同需求。

0 z# H) R  v4 c0 a9 k