找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 488|回复: 12
打印 上一主题 下一主题

balun设计

[复制链接]

19

主题

153

帖子

706

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
706
跳转到指定楼层
1#
发表于 2015-4-7 17:58 | 只看该作者 |只看大图 回帖奖励 |正序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
@Xuxingfu   我目前在使用一颗700M左右的差分晶振,然后需要转换为单端信号接到安捷伦示波器上。 晶振的推荐电路连接方式上通过BALUN将单端信号转换为差分信号。请问此处BALUN如何设计?
  ?0 I/ N0 Y9 d( j, }6 `
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏1 支持!支持! 反对!反对!

154

主题

803

帖子

3928

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
3928
推荐
发表于 2015-4-9 10:06 | 只看该作者
本帖最后由 Xuxingfu 于 2015-4-9 10:16 编辑
0 x# @5 L5 P5 |6 F! S/ v& o4 d3 N1 D( N! g* m1 {) U+ `7 N4 B
变压器输入输出都接0.1uF隔直电容,也可以100PF具体调试下。& w3 ~0 v* @+ h, a# i  Y
) u# o. H% q7 b+ [# C
输入输出都预留个下拉电阻,共3个。
7 _, V2 G. _7 L7 L8 M) A
; Q6 t* {& P( I% ]这个变压器是1:1的,你得找个2:1的,Mini circuit有。, u% J1 M( O$ Z; J% ^6 d! @: n- `
2 O5 R& @1 E/ Y$ r; D6 Z; E

& s& f* p7 H9 k5 O' ?: G7 V9 z( {' j

19

主题

153

帖子

706

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
706
13#
 楼主| 发表于 2015-4-9 10:52 | 只看该作者
本帖最后由 若华110 于 2015-4-9 10:59 编辑
# ^9 n# E3 ^( o" i" y
- x8 ~5 |0 k: ~9 Y谢谢!balun焊盘和底部 还需要其他处理以保证阻抗连续么?
; `8 ~: t7 d0 W1 w7 z% v& S5 ^1 _2 `

19

主题

153

帖子

706

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
706
11#
 楼主| 发表于 2015-4-9 09:19 | 只看该作者
Xuxingfu 发表于 2015-4-9 09:11
0 \3 x$ A0 s% V0 `% T- ^" D具体要看应用,可以预留2个下拉焊接位。
1 n9 U) _6 S% z( Z) p) j  q1 W/ D- P: I2 P2 I9 T/ v) a
5801Q0输出阻抗要看规格书,如果是差分100--50,就需要2:1变压 ...
' g% L! b, A! ]$ R+ d6 T. [: D9 i
5801输出差分阻抗100欧姆  CML电平 差分摆幅800mV. % J9 K- S1 L& x3 e
其图中的trigger就是本来想接到仪器上的接口,但是现在是Q1N/Q1P这对差分经过balun之后转单端。  在5801输入端(即在晶振和5801之间)已经端接了,那么在5801的输出端(即5801到BALUN之间)还需要端接么? 如果端接该怎么处理? 设备输入端电平不知道(不过你的预留下拉电阻位的方法是可取的)。
: _7 e7 c, f  T) N) o9 d

154

主题

803

帖子

3928

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
3928
10#
发表于 2015-4-9 09:11 | 只看该作者
具体要看应用,可以预留2个下拉焊接位。
1 K0 l" n; S+ Z- }) {& N% }$ ]
5801Q0输出阻抗要看规格书,如果是差分100--50,就需要2:1变压器,200--》50,4:1变压器。5 y8 K$ q# \1 v; d1 P9 u

) @9 l" b6 W& Z, u3 UHSMS2822本来是个检波二极管,这里限幅作用吧。。

19

主题

153

帖子

706

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
706
9#
 楼主| 发表于 2015-4-8 18:33 | 只看该作者
如附件是我的电路设计。
  M/ c1 f. v9 ]其中5801作为1分2的芯片  输出CML电平  请问后面是否还需要端接么? 如您的下拉端接方式是否合适。

11321.jpg (76.85 KB, 下载次数: 0)

11321.jpg

19

主题

153

帖子

706

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
706
8#
 楼主| 发表于 2015-4-8 18:19 | 只看该作者
本帖最后由 若华110 于 2015-4-8 18:53 编辑
9 M& ~; j4 }( V* ^/ G# X' h
Xuxingfu 发表于 2015-4-8 13:32$ `& Y/ a+ n- K. w0 E
变压器巴伦输入输出可逆的:

$ c6 g7 [& t: T% c+ d  非常详细的技术指导!  感谢!
. w' _  r& s; b/ q& c, B6 c- T# u" C
此BALUN最高频率达3000MHZ,会不会导致在100-700段带宽处Q不好呢?   对BALUN我一点不了解。求耐心指导。 二极管作用是什么! f( d4 f) W) W1 F( k6 H- S

154

主题

803

帖子

3928

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
3928
7#
发表于 2015-4-8 13:32 | 只看该作者
本帖最后由 Xuxingfu 于 2015-4-8 13:35 编辑 2 Z( v- P( E( H4 n% s6 K
; W0 l3 i2 Q, d: P9 E2 I
变压器巴伦输入输出可逆的:7 ~* x, [/ z; k" b

1 g" ~. h  p( f+ ^1 P( ?. S3 z
8 ~! }) o' C9 I! J信号不够大时候,采用差分放大器:0 E# ~- h+ `. K' ^/ G1 Y4 h" i

5 d; ^; J: d  u7 G      
% N" I# K' m6 e8 J6 A8 |- F* k
( `0 G) l" \) ~! F

154

主题

803

帖子

3928

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
3928
6#
发表于 2015-4-8 13:14 | 只看该作者
本帖最后由 Xuxingfu 于 2015-4-8 13:48 编辑 ; y1 D2 c4 S2 @; Q1 @

3 l- P* n& }8 }& ]  F+ h变压器是最好的,LC方式带宽不够。下面是基本架构,根据器件阻抗需要加匹配电路和隔直电容。& j# p+ e) G1 f+ |; E
% W( L$ H. L: s
" }* Q! ?3 h4 X

19

主题

153

帖子

706

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
706
5#
 楼主| 发表于 2015-4-8 13:09 | 只看该作者
Xuxingfu 发表于 2015-4-8 10:44
4 p: j$ {3 t/ k3 v$ f7 X) ?& W) y0 x我知道的 ,大部分的高速ADC/DCA的时钟都是这样的,上G的时钟也是用这个Balun。具体可以仿真的
- V( W1 n7 N- E9 s7 E" N0 A
好的 非常感谢。我先看看数据手册。( ?/ G: W  X+ x$ j6 `- R- l
对于balun这个点附近的高速走线,有什么建议么?4 I4 W5 i: D' I6 L# ~( i5 F' }
" k2 \2 i, O4 n5 w, {" w3 k  {: f7 W4 b1 [
还想请问下,还有其他方法实现么?比如说分立LC、PCB走线实现等。6 B1 C# n0 R+ y6 h( M6 i

154

主题

803

帖子

3928

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
3928
4#
发表于 2015-4-8 10:44 | 只看该作者
我知道的 ,大部分的高速ADC/DCA的时钟都是这样的,上G的时钟也是用这个Balun。具体可以仿真的

19

主题

153

帖子

706

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
706
3#
 楼主| 发表于 2015-4-8 08:58 | 只看该作者
Xuxingfu 发表于 2015-4-8 08:26
7 e+ p  ~4 }1 |0 c要看晶振的要求,可以采用MA/COM的变压器巴伦,型号ETC-1-13

* \& x5 `1 [& ?) k7 T我的晶振输出频率700M,但是后面需要参考时钟的芯片对时钟要求很高。 频偏在+-100ppm,RMS Jitter 0.2Ps.  时钟信号的好坏严重影响CDR的性能。   晶振差分线控制阻抗100欧姆。2 k8 ~$ B: z! j& A
  如果采用这种设计方法会不会不好?且很难走线吧。是否有其他更优的方法呢?
1 o" r. I7 d) V2 @+ d; g8 G

154

主题

803

帖子

3928

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
3928
2#
发表于 2015-4-8 08:26 | 只看该作者
要看晶振的要求,可以采用MA/COM的变压器巴伦,型号ETC-1-13
' y" k3 W4 w2 l& {( v- ^+ j5 i+ g* y6 z! ]  M
0 h' L; F, v  O0 V. }. d& E5 I
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-1-31 22:51 , Processed in 0.066681 second(s), 39 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表