高速信号SATA、PCIE、USB3.0等差分线串接0.1uf电容问题

myeda_365

  大侠们and高手们，小弟新手，近来看了一些公司前辈设计，有一点不明，在一些高速信号线，如SATA、PCIE、USB3.0等这些差分数据线上都穿有一个0.1uf的电容，请问这具体是何用意？是隔直，防止CPU与芯片间直流电平的互相影响？难道是为了信号质量？如果不接会出现怎样的现象或者潜在风险？这个电容的取值有讲究吗？电容放置的位置是否都是在驱动端（有看到说是有做匹配作用，放置终端的）？问题有点多，哈哈哈，望不吝赐教啊

若华110

1.高速线上的0.1uf的电容是交流耦合电容，只要是交流耦合必须要的，否则就是直流耦合了。
& ~1 P- Q! u7 s2.关于0.1uf电容的选择。不是仅仅选择0.1uf这个值而已，电容选择的大小要看高速信号的频率（ex1G  10G 25G），也要看是否其需要传输低频信号（长0  长1的那种）。  根据具体情况会有不同。  但是为i什么我们一般都是选择0.1uf的电容呢？ 因为这个值基本可以满足大多数到10G的应用。     
3.不是选择了此0.1UF的电容就完事了。电容的封装设计也非常重要。 电容的封装一般选择越小越好，常用0201的。目的是减小电容处瞬态阻抗偏低。 故会在电容处的焊盘特殊处理。 电容的ESR ESL（特别重要）尽量小。

chensi007

myeda_365 发表于 2015-3-6 17:26
不是AC电容不是已经隔直了吗？提供正确的直流偏置是什么意思

; Q0 r- r6 d2 ~) ~# C* |Sink端的直流偏置电压和source端的直流偏置电压不一样，故要采用ac电容耦合信号。
6 U  F* Z* W6 O* q5 M' n7 F  k5 G

jianguozoe

若华110 发表于 2015-4-28 09:22
1.高速线上的0.1uf的电容是交流耦合电容，只要是交流耦合必须要的，否则就是直流耦合了。
2.关于0.1uf电容 ...

若华110兄弟的回答比较全面，赞一个，我补充一下：

1、电容看成一个阻抗不连续点（所以要求尽量跟传输线匹配），如果靠近接收端放，相同的反射系数下，信号经过通道衰减之后再反射会比一开始就反射的能量小。所以大多数的串行链路都要求靠接收端放，使用ADS仿真也可以发现放在接收端眼图质量要好。另外，在信号传输过程中，也可能串扰进去一些直流分量，导致接收出问题，所以对于高速差分信号（要求交流）一般加入耦合电容。耦合电容容值标准上有要求，太大太小都不好。
" M; J+ B* j; V) W1 M
& U9 _: Z- |$ z( g
9 O& v3 h& @/ L# D4 S0 t/ K2、在SATA信号传输的过程中会有衰减,传的距离越长衰减会越厉害,所以会给他一个载波(也就是直流分量),在进入IC或都SATAdevice后再用串电容的方法把直流分量滤掉,这样做会有比较好的信号质量。也就是隔直作用。

6 @& T$ X' l( Y0 c# I
& @4 d5 E$ V4 U3 b9 {8 U3、PCIE放在发送端是协议规定的， 记得放在近端TX是给detector 做充电检测device用的。

- x- L) i' w# S: D& p: z: B3 ^
3 s4 @1 \! x+ B, x


: X8 S3 v( N7 Y, ^+ U$ y& I2 ^

szkalwa

不错，学习了！

dongreenew

分析得好透彻

tanghao113

学习了，讨论得很好

heai5588

学习咯~赞！

dyengi

若华110 发表于 2015-4-28 09:22
% X9 }4 @* n. o2 A$ i1.高速线上的0.1uf的电容是交流耦合电容，只要是交流耦合必须要的，否则就是直流耦合了。
2.关于0.1uf电容 ...

又学习了！！！！！

放手一搏

对于耦合电容的作用、位置大家都讨论的比较清晰了。关于电容值得确定，在某段连续全"1"的数据传输过程中，输出端电平会有一定的衰减，并且在再次跳转到“0”的过程中，跳转点比正常情况提前了（dalte t）。为了保证信号的完整，使得dalte t最小。推导过程省略，cmin=7.8*num*tc/r 得到最小值，由于容值越大esl 和esr越大，以及考虑电容本身的谐振频率。经验值在0.01u到1u之间。

我wo

学习

solomon2005

mark

jerryzhu

学习了，MARK下 ，以后查询！！！

myeda_365

jianguozoe 发表于 2015-4-29 07:17
若华110兄弟的回答比较全面，赞一个，我补充一下：  1、电容看成一个阻抗不连续点（所以要求尽量跟传输线匹 ...

补充的很好啊，对电容放置位置的原因阐述的很详细，就是最后一点，PCIE的不是很明白。能否再说明下啊，谢谢！！
! O# D/ \, S* s% n/ J" N总得来说，加电容是交流耦合作用，防止收发系统电平不同造成通信问题；容值大小频率有关；封装尽量小，是阻抗尽量连续；放置在接收端（PCIE协议要求）反射能量较小。感谢各位大神赐教啊，一人说一点就完整了。
0 n# f! a/ `- J

jianguozoe

若华110兄弟的回答比较全面，赞一个，我补充一下：  1、电容看成一个阻抗不连续点（所以要求尽量跟传输线匹配），如果靠近接收端放，相同的反射系数下，信号经过通道衰减之后再反射会比一开始就反射的能量小。所以大多数的串行链路都要求靠接收端放，使用ADS仿真也可以发现放在接收端眼图质量要好。另外，在信号传输过程中，也可能串扰进去一些直流分量，导致接收出问题，所以对于高速差分信号（要求交流）一般加入耦合电容。耦合电容容值标准上有要求，太大太小都不好。   2、在SATA信号传输的过程中会有衰减,传的距离越长衰减会越厉害,所以会给他一个载波(也就是直流分量),在进入IC或都SATAdevice后再用串电容的方法把直流分量滤掉,这样做会有比较好的信号质量。也就是隔直作用，所以放在接收端。   3、PCIE放在发送端是协议规定的， 记得放在近端TX是给detector 做充电检测device用的。

Flyingboy

学习啦阿拉阿拉阿拉阿拉:lol:lol