EDA365电子工程师网»技术社区 › 电子技术社区 › SI/PI仿真论坛 › DDR3 地址组VTT上拉等长的问题？

DDR3 地址组VTT上拉等长的问题？

查看数: 2201 | 评论数: 11 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

帖子模式

iampeter

发布时间: 2014-10-26 16:49

正文摘要:

本帖最后由 iampeter 于 2014-10-26 16:52 编辑 $ a- d# M8 c) ~ H5 s( F7 D/ r % n/ B, m9 R* i7 ~$ k* K 最近在布一个DDR3的片子，以前使用的都是LPDDR，可以不用VTT上拉，直接所有线组等长即可。! ...

kuochiang 发表于 2015-5-28 17:15

感謝分享~~

zjt289198457 发表于 2014-12-22 18:49

个人感觉只要地址线自己等长就OK了！
Data走线每个Byte控制等长；

jamesytl 发表于 2014-11-20 08:44

0aijiuaile 发表于 2014-11-19 23:32

本帖最后由 0aijiuaile 于 2014-11-19 23:35 编辑

感觉你这个800M数据率应该没问题.如果800M是时钟频率的话建议还是稍微优化一下.
1.数据线最好同层,不知道你的MCU芯片是什么,怎么这么乱,都不做DEMO的吗?还是你这边需要优化一下;
2.DDR3数据和地址需要不需要做等长,主要看你的芯片本身支不支持leveling功能;如果不支持在500mil内都没问题,当DDR2来做; stub肯定越短越好了; 上拉那段越短越好,小于500mil; VTT处加0.1uf电容若干;
3.其它实在没什么要注意的了,因为你只是1驱1;很难出问题的.不过我是觉得地址线的上拉完全没有必要,物料成本会降很多.看样你们的产品应该不会批量..

iampeter 发表于 2014-11-2 21:34

上拉后还需要等长吗？没上拉之前已经做了地址组等长！

Coziness_yang 发表于 2014-10-28 21:37

iampeter 发表于 2014-10-28 12:24$ D+ @5 k& |( ~2 w0 V& E% t
我理解就是CPU到内存的传输时间一样就行，VTT上拉可以理解为中间的一个分叉，不影响CPU到内存信号走线的 ...

是的，VTT尽量靠近SDRAM端，这样可以减少stub，而且在最末端接VTT，这样的影响就要小很多。

iampeter 发表于 2014-10-28 12:24

Coziness_yang 发表于 2014-10-27 19:34! t2 l: b+ a4 P6 L
只要到SDRAM的pin上登长就可以了，pin之后再接VTT，这段走线不等长没关系。$ T* K* ]4 b8 y# [) U! n
其实对于DDR3信号来说，主要是 ...

我理解就是CPU到内存的传输时间一样就行，VTT上拉可以理解为中间的一个分叉，不影响CPU到内存信号走线的长短，最好是把VTT上拉的分叉也给等长了！网上有个说法是VTT的分叉尽量靠近内存，尽量短，不知道有没有这个说法？

Coziness_yang 发表于 2014-10-27 19:34

只要到SDRAM的pin上登长就可以了，pin之后再接VTT，这段走线不等长没关系。
其实对于DDR3信号来说，主要是CPU到SDRAM之间等长，他们俩之间等长了，时序就对上了。VTT的作用是，当信号为"1"时，电流从1.5V电源经过上MOS流入VTT，而当信号为“0”时，电流从VTT经下MOS流入VSS。

cousins 发表于 2014-10-27 16:32

VTT不等长可以的，可以改write leveling。

eeicciee 发表于 2014-10-27 13:43

1、接好后再将地址组的十多根线等长，不知道这样行不行？接上VTT后不用再等长了。

iampeter 发表于 2014-10-27 12:32

给点意见吧，各位！！！

		自动登录	找回密码
密码			注册

DDR3 地址组VTT上拉等长的问题？

正文摘要:

回复

推荐内容 /1