铺铜时出现问题！

xujiangyu0619

在flood铺铜时提示如下信息，设计验证都正常，请问这是什么问题呢？
8 k' e' E4 a+ b' h, G( e/ V: C

dali618

没多大影响了，你检查看看那些0的接地够不够大就可以了

xujiangyu0619

dali618 发表于 2014-9-1 21:59
+ L* Q+ e; }4 o铺铜没铺到呗，但被你用线拉上了

2 p, }4 ]" u) S: f7 |- B1 }对最终PCB有影响吗？

dali618

铺铜没铺到呗，但被你用线拉上了