找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 451|回复: 3
打印 上一主题 下一主题

[仿真讨论] DDR2地址线

[复制链接]

13

主题

20

帖子

410

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
410
跳转到指定楼层
1#
发表于 2014-8-20 15:03 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
请问在布DDR2数据信号线的时候规定要在同一层,但是在布地址线的时候是否也要在同一层,还是满足等长即可?
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

1

主题

1499

帖子

5972

积分

EDA365版主(50)

Rank: 5

积分
5972
2#
发表于 2014-8-20 17:16 | 只看该作者
不需要同一层
新年伊始,稳中求胜

13

主题

20

帖子

410

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
410
3#
 楼主| 发表于 2014-8-20 20:37 | 只看该作者
cousins 发表于 2014-8-20 17:16
6 i/ v; Q% y+ B不需要同一层

! ?6 V5 J7 c( }8 O4 }地址线可以不在同一层,数据线一定得在同一层 是吗?

1

主题

1499

帖子

5972

积分

EDA365版主(50)

Rank: 5

积分
5972
4#
发表于 2014-8-21 08:58 | 只看该作者
同一组data mask在同一层,不同data mask可以考虑不在同一层,可是你为什么要把他们放在不同层呢?为了面积小?最低成本的双面板你怎么改都是要那么大面积的吧。
/ N* s6 t: _6 V2 U# d
8 }( J3 T5 `) o+ j; f
新年伊始,稳中求胜
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-27 12:45 , Processed in 0.058022 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表