找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 334|回复: 2
打印 上一主题 下一主题

如何确定信号线需要做等长处理以及其长度的公差?

[复制链接]

15

主题

158

帖子

429

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
429
跳转到指定楼层
1#
发表于 2015-3-19 08:42 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
在PCB设计中,经常遇到要做等长处理,对于常见电路如DDR3等就直接进行了等长处理,可有时候遇到的网络不常见,不知道需不需要做等长,如果需要又是如何来确定这个等长误差,这个问题一直困扰着我,有没有大师能给解释一下?  @/ Q% m, N- O' q# _0 X
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

1

主题

1499

帖子

5972

积分

EDA365版主(50)

Rank: 5

积分
5972
2#
发表于 2015-3-19 10:09 | 只看该作者
如果我说仿真可以决定你要不要等长你一定不信。
$ L. v% S( R  J2 a( j" h. p" j# o/ t
等长的目的主要是为了满足时序。调整线宽的目的主要是为了高低电平寄存有效的time以及可靠的单调性。
6 i) n2 L; G! m% [. d所以准确的模型可以用来确定你是否一定要做等长。
8 o( t* o' p$ }5 {" M3 f4 g至少我所了解的很多项目中,等长的DDR性能未必是最好的。一定是有某些走线长一些,有些走线短一点可以满足最佳的时序或者最佳的眼图。
新年伊始,稳中求胜

6

主题

62

帖子

169

积分

二级会员(20)

Rank: 2Rank: 2

积分
169
3#
发表于 2015-3-19 10:16 | 只看该作者
我相信cousins。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-27 06:41 , Processed in 0.065972 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表