使用 Cadence 16.5打开一个PCB图，有一层的过孔有些是半个，为何？

happy053000 · 发表于 2013-9-2 08:55

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 happy053000 于 2013-9-2 09:04 编辑

Cadence 16.5打开一个PCB图，有一层的过孔很多是半个，为何？
出现过孔是半个的这一层是一个电源层，因为这个电源层有3.3 1.2 1.8 等多种电压等级，因此进行的电源层分割，
半个过孔的情况就出现在两个电压等级的铜皮分割线的边界上，这是什么原因？
是否是因为软件版本的原因，以前不确定是用哪个版本的 Cadence 绘制的图

langexie · 发表于 2013-9-2 09:04

估计你板上分割线是黑色的！是显示问题，分割线在上面，孔在下面就造成这样的结果！

happy053000 · 发表于 2013-9-2 09:21

应该不是吧，PCB制板厂给我说他们那看到的过孔是半个，
会影响制造，
因为电源层是负片，亮的地方是过孔，没有铜皮，但黑暗的地方应该是铜皮，
所以原来的圆形孔是半个的

zhangjunxuan21 · 发表于 2013-9-2 09:32

happy053000 发表于 2013-9-2 09:21
- c, r8 n- o$ n" }0 [3 H+ h4 R应该不是吧，PCB制板厂给我说他们那看到的过孔是半个，) k6 \* Z: f9 \8 C" ]
会影响制造，
4 e _: T5 _+ o0 r6 A$ k& a; p. L因为电源层是负片，亮的地方 ...

看着感觉你那边画了一条anti etch 用负片出的时候，这条anti etch就是个分割线把你的焊盘给分断了要么把分割线删掉要么用正片出个gerber看看

wangjing · 发表于 2013-9-2 09:34

你这看起来被anti etch 分割了，你再重新铺一下。

happy053000 · 发表于 2013-9-2 16:21

zhangjunxuan21 发表于 2013-9-2 09:32
. ]$ \6 b9 [- Y1 L. r C+ g* C看着感觉你那边画了一条anti etch 用负片出的时候，这条anti etch就是个分割线把你的焊盘给分断了要么 ...

分割线不能删除，几个区域的电压等级不同啊
3.3V 1.8V都有
不分割了就板子就废了

zhangjunxuan21 · 发表于 2013-9-2 19:53

happy053000 发表于 2013-9-2 16:21
) o! @' [- X n6 v& r/ k. a2 x分割线不能删除，几个区域的电压等级不同啊 / ^# R/ j( k/ i; \% `3 e
3.3V 1.8V都有
% H( R3 x. c- w' r! N不分割了就板子就废了

{:soso_e113:} 负片没怎么用不能帮到你正片的话出光绘文件肯定不会有问题

hxyppt · 发表于 2013-9-9 15:59

出负片的平面层是要把ANTI ETCH包含在gerber选项里的，例如:GND层的gerber选项要包括ANTI ETCH/GND,出正片则不需要包括这一层

		自动登录	找回密码
密码			注册

使用 Cadence 16.5打开一个PCB图，有一层的过孔有些是半个，为何？

EDA365欢迎您！

推荐内容 /1