|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
DDR2控制类总线，在SIGXPLORER中设置好后，schedule为template,verify schedule为YES 保存后，UPDATE CONSTRAINT MANAGER 出线下面的提示：
1 h% p; r0 H* b: c8 Z$ s7 F" ~Date/Time: Thu Jun 27 14:10:58 2013" t4 g* v1 Y; D
Net HI3515_CORE_V1##0 WE#_DDR2 schedule has a user defined override so will not be updated
- R" A% ?* [$ K* Q1 J cVerify Schedule: VERIFY: g% q3 Y0 U6 c# E3 r
0 ^* V' K7 N/ ?" L0 ~- X& j
Date/Time: Thu Jun 27 14:10:58 2013! n& C& I$ ]5 t/ w% D: X; D
Net HI3515_CORE_V1##0 WE#_DDR2 schedule has a user defined override so will not be updated
6 A& j S6 P& V N1 M1 QVerify Schedule: VERIFY
- o0 `- I3 Z. v+ H" |/ Q, x
5 p7 g8 `, ?4 Y约束管理器中也出现schedule 为userdefined 其他地址线数据线等都正常。2 T/ Z( L( N% @$ B' k, f
请问是什么情况？可以怎样更改？ |
|
/1 
发表于 2013-6-27 14:12
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主