走线过程中时钟线和晶体晶振的注意事项

ggbingjie · 发表于 2013-7-1 16:25

您需要登录才可以下载或查看，没有帐号？注册

x

大家来谈谈时钟布线的注意事项？大家来谈谈自己在实际产品设计中是如何对晶振、
时钟布线进行处理和注意事项？

Christhenghao · 发表于 2013-7-1 21:42

1、布局时尽量靠近目标芯片放置 2、远离高温区域（大功率器件） 3、远离板边 4、走线尽量走内层 5、走线包地处理

m2058 · 发表于 2013-7-1 23:17

晶振的话周围最好不放置RAM之类的，晶振的噪音大

		自动登录	找回密码
密码			注册

推荐内容 /1