逻辑电平检测电路

飞鸟羡鱼 · 发表于 2013-3-26 19:27

您需要登录才可以下载或查看，没有帐号？注册

x

最近在做一款芯片，里面需要用到这样一个电路（暂且命名为逻辑电平检测电路）：
1、输出寄存器是由8位数据位（经过异或操作）和一位反转位组成的9位寄存器
2、反转位定义：当数据位里面有超过4位的1时，反转位设置为1，否则保持为0
3、输出的8位数据位要和反转位进行异或操作，然后才能输出

如何检测1的个数是否大于4的电路最好能用组合电路实现。
希望能有朋友指点一下，多谢了。

zgq800712 · 发表于 2013-5-16 08:26

本帖最后由 zgq800712 于 2013-5-16 08:29 编辑

哎想不出来，看序列检测器也不是用组合逻辑的。，楼主说的是4个任意位1 还是连续1。
连续位的话就好做了。

		自动登录	找回密码
密码			注册

推荐内容 /1