求助：allegro 导入 siwave 后，层没有网络，请问为什么？

onroad · 发表于 2012-12-25 15:47

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

我用的是allegro 16.3，导入siwaave5.0，没有报任何错，本来要在s参数，放置add port to geometry,
在GND和VCC层的net是空的，请问各位大侠，这是怎么回事？怎么让net显示出来了？

aibing7 · 发表于 2012-12-26 08:56

VCC和GND层没有NET哦。net是通过via和VCC、GND连接的。

eeicciee · 发表于 2012-12-26 09:17

如果你在PCB中定义好了层的网络，导入Siwave也会有的。

onroad · 发表于 2012-12-27 11:53

非常谢谢各位

  经过折腾，我知道原因了

  我把port放在通孔上了，如果不放在通孔上，信号线下的参考层的net就能看见。

  如果这样，我就有另外的疑问，如果要看USB的s参数，如果把port放在usb的连接器，DM和DP就没有参考层的网络，大家都是放在过孔外的吗？

eeicciee · 发表于 2012-12-27 13:56

DM和DP都参考地就行了。

onroad · 发表于 2012-12-27 15:44

eeicciee 发表于 2012-12-27 13:56 8 M/ t) ]- {* q- c8 t
DM和DP都参考地就行了。

是都可以参考地，但是如果把port（我用的port to geometry) 放到USB connetor 的DM DP上，对应的参考层GND的net是NC的，如果放在connector的外面， GND的net就能显示。usb connetor的dm pin和 dp pin都是通孔。如果不是通孔就没有这种情况