cadence原理图转换成protel

在高速的PCB不嫌重，往往有很多的差分走线，差分对之间必须要保证线宽、线距、线长等满足一定的要求，这就需要对差分走线进行规则的约束设置。我们以一个实例进行差分对之间约束规则的设置：1 k4 ~2 s( G2 O3 |+ C
打开PCB，在菜单栏，以此打开setup->constraints->constraint manager,打开约束管理器，然后再点击electrical constraints->NET->routing->wiring,然后选中要设置差分规则的差分对（如：CS_AOUT_LN,CS_AOUT_LP），然后右键，选择create->differential pair,弹出如下图所示对话框：
5 C( x/ Y6 z: K' Q1 s9 M, M6 D默认，然后点击create，将创建一个命名为CS_AOUT_L的差分属性。
3 F5 [0 {4 D/ [, t: Z0 B/ k+ T然后我们在electrical constraints->NET->routing->differential pair中可以看到设置的差分属性，然后需要根据自己电路板的实际情况对它进行设置：! n0 v& X3 N- p+ }$ {
4 i# p9 s4 R* U$ k7 ]8 D

; H! v9 k. ~: t* t9 |这样，命名为CS_AOUT_L的差分对就设置好了。设置差分对还有其他的方法，这里只记录最常用的一种设置方法，而且这样设置的差分对优先级是最高的。
) p6 z  U0 [' C在PCB中，我们可以产看设置的差分对设置情况：. O5 f! ]0 x3 Z' F# R% f7 L) b

/ {- A- a4 c4 y% i0 C1 \6 J" s) D7 a( @/ Y
以同样的方法，可以进行其他差分对的设置。