时钟电路问题

acheng1230 · 发表于 2012-10-29 16:06

您需要登录才可以下载或查看，没有帐号？注册

x

图片一为布局布线电路
二为电路图，我想问问众位能人这样布线和电路图的走向不同，会对时钟信号有影响吗？

eeicciee · 发表于 2012-10-29 16:13

你的空间很大，可以摆的更好一下。你这样会无故产生很多stub走线，不好。

acheng1230 · 发表于 2012-10-29 16:28

eeicciee 发表于 2012-10-29 16:13
+ U1 P7 i: i8 k }你的空间很大，可以摆的更好一下。你这样会无故产生很多stub走线，不好。

STUB走线是指的拐角太多吗？我那个是两层板，和其他的器件避让条件比较多，但是按照原理图上的摆放空间还是有的，就是不知道这两种布线对时钟信号有什么影响

eeicciee · 发表于 2012-10-29 16:32

一般情况下你的才25M，影响不大（还要看看你时钟走线是不是太长）
但是严格来讲，这样布局走线是不对的

acheng1230 · 发表于 2012-10-29 17:00

eeicciee 发表于 2012-10-29 16:32 : ?. J2 ^) @6 U; J1 Y
一般情况下你的才25M，影响不大（还要看看你时钟走线是不是太长）
% r3 J1 f" c" x: t$ O* t4 W! u& J但是严格来讲，这样布局走线是不对的

哦，谢谢了

zzlhappy · 发表于 2012-10-29 22:44

你这个频率又不高，这样摆问题不大，主要是那你那两根进IC PIN的走线没有走好！

		自动登录	找回密码
密码			注册

推荐内容 /1