找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 508|回复: 3
打印 上一主题 下一主题

求答?

[复制链接]

45

主题

153

帖子

876

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
876
跳转到指定楼层
1#
发表于 2012-11-3 07:07 来自手机 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
晶振线路布局、走线有什么值得注意的?
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

4

主题

216

帖子

1924

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1924
2#
发表于 2012-11-3 08:27 | 只看该作者
从IC出来先过电容再到晶体脚,在包地,晶体下面不要有任何走线。

评分

参与人数 1贡献 +2 收起 理由
天翼 + 2 赞一个!

查看全部评分

45

主题

153

帖子

876

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
876
3#
 楼主| 发表于 2012-11-3 12:32 来自手机 | 只看该作者
一支梅 发表于 2012-11-3 08:27  从IC出来先过电容再到晶体脚,在包地,晶体下面不要有任何走线。
5 Z0 v: ^% _+ F7 ^1 H: _3 e! z3 X
下面指同一层吗?不同层能走不?本身线能不能走下面?

2

主题

99

帖子

1651

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1651
4#
发表于 2012-11-3 13:01 | 只看该作者
晶振走线不用加粗,晶振输出时钟最好加串阻,晶振电源加滤波电容;晶体走线按照类差分走线,走线加粗到10mils,输出要“II型”滤波,布局在满足工艺情况下尽量靠经IC管脚;晶振、晶体下面不能有其他任何信号穿过;晶体及走线要包地处理;
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-27 19:40 , Processed in 0.071180 second(s), 35 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表