必知的6条PCB设计原则

必知的6条PCB设计原则。
/ ~: p0 y+ i5 h$ p' l7 y' U7 |, a$ r. \

8 X8 c. l7 X2 n$ o, z0 O! {# `3 R1.布局
% W  i* A' V6 I3 W0 W' }5 U4 g
2 W% ^9 t% c$ i首先，要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加;过小，则散热不好，且邻近线条易受干扰。在确定PCB尺寸后.再确定特殊元件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局。
7 X7 t* Q2 r& O3 T
. z9 J" o9 y6 p+ k3 t5 z8 [在确定特殊元件的位置时要遵守以下原则：' E7 @: k- {' r% n7 n9 Z" G

( N8 y7 s! C! W: l$ M0 m" e) e(1)尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。& l0 {% k1 o2 `# S
( y7 \8 E6 T# H% ^& j
(2)某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。
9 v" \+ I, {3 w+ _' d
. Z( \) _4 V) u: W(3)应留出印制扳定位孔及固定支架所占用的位置。! |% [1 Y( ?: x9 D* y9 o- |

. y2 T) m3 X) p根据电路的功能单元.对电路的全部元器件进行布局时，要符合以下原则：% [% Q( M( f1 T' j8 g" K% O
7 C/ }' m6 c7 o; \! _5 h
(1)按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。3 p" _: ]; c! f5 T- y( t8 e# R
9 P" Z3 g7 d; b% [9 t* J# H2 n
(2)以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在PCB上.尽量减少和缩短各元器件之间的引线和连接。
/ u% f! F, I: b: Y: Y& w1 }% ^& S" S2 ]+ |/ w; L( H# U) d
(3)在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列。这样，不但美观.而且装焊容易.易于批量生产。
0 f/ Q7 c7 Y/ X+ I" r2 E4 D  L( i2 r) k. j. d7 C
(4)位于电路板边缘的元器件，离电路板边缘一般不小于2mm。电路板的最佳形状为矩形。长宽比为3：2成4：3。电路板面尺寸大于200x150mm时.应考虑电路板所受的机械强度。3 U' J# r3 j7 s; `9 C" u

$ E- n- v: j, w3 Z* t' J2.布线
2 L3 I! d$ {5 y) N/ z2 ?  j4 X7 R- ]( v0 z1 J/ [; E
布线的原则如下:
$ U1 M+ |: q# {) e) H% R
. Q- O9 q5 H- e(1)输入输出端用的导线应尽量避免相邻平行。最好加线间地线，以免发生反馈藕合。
9 U. p5 E& t/ C- J0 d7 M
: \, L- F" G3 ]% Q& c6 u4 |7 m(2)印制摄导线的最小宽度主要由导线与绝缘基扳间的粘附强度和流过它们的电流值决定。- h+ j8 l* P; ^( R5 a

& d; Q$ v8 }1 d, A/ h, J" \* k# J0 L6 P
# K4 _: j) q4 _
(3)印制导线拐弯处一般取圆弧形，而直角或夹角在高频电路中会影响电气性能。此外，尽量避免使用大面积铜箔，否则.长时间受热时，易发生铜箔膨胀和脱落现象。必须用大面积铜箔时，最好用栅格状.这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。4 h% o. d" w" r$ M4 ]' @/ Z

  g& }% S" u3 |5 h" K5 E+ Q) L# _3.焊盘
( L, u2 u+ B" [, o3 A) Q5 U1 B$ Y8 T4 {' C
焊盘中心孔(直插式器件)要比器件引线直径稍大一些。焊盘太大易形成虚焊。焊盘外径D一般不小于(d+1.2)mm，其中d为引线孔径。对高密度的数字电路，焊盘最小直径可取(d+1.0)mm。6 k1 w' _8 s$ Q) G
# s# T8 a  P9 D, i1 \7 J& w$ Y( \
PCB及电路抗干扰措施:* w3 }& V  G: e

- x  z% d) H) Y* k" S+ k- P3 O* f) e+ N( ]印制电路板的抗干扰设计与具体电路有着密切的关系，这里仅就PCB抗干扰设计的几项常用措施做一些说明。0 e! T, ^8 T- Y% T

$ Q- g  ?0 M7 d  W6 [5 A1.电源线设计3 m0 M& ]/ Z. t1 b7 z4 I
; A" g, S7 }6 K5 P, F8 v
根据印制线路板电流的大小，尽量加租电源线宽度，减少环路电阻。同时、使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。' U. K" ^: q! L( |: x

  c8 B& b; y' r: s0 e5 j0 I2.地段设计
) @* l& }2 ~4 D2 i% [% ]3 d+ m1 T% S3 p+ ~. A
地线设计的原则是:
# M. `# i7 g( m! q: p: T0 ]* p+ k( \2 w
(1)数字地与模拟地分开。若线路板上既有逻辑电路又有线性电路，应使它们尽量分开。低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地，地线应短而租，高频元件周围尽量用栅格状大面积地箔信盈达嵌入式物联网智能硬件企鹅要妖气呜呜吧久零就要。
! g5 n  D+ y; Z" R# u/ N
+ J+ P4 o& f% B/ v(2)接地线应尽量加粗。若接地线用很纫的线条，则接地电位随电流的变化而变化，使抗噪性能降低。因此应将接地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线应在2~3mm以上。
% H9 J' A8 O+ U" t
  \! u9 n2 `+ m: q7 g2 q/ f$ N/ x! U. R(3)接地线构成闭环路。只由数字电路组成的印制板，其接地电路布成团环路大多能提高抗噪声能力。
3 g9 L' Z( l1 s4 s! o+ w/ [9 o
4.退藕电容配置
. a. z: d+ D; z$ w9 O- e% W9 q' `: b# ~/ X& Y" h
PCB设计的常规做法之一是在印制板的各个关键部位配置适当的退藕电容。退藕电容的一般配置原则是：
* A# h$ w) {6 s# ~- l& s! M$ r+ V" L3 q: J5 z2 l
(1)电源输入端跨接10~100uf的电解电容器。如有可能，接100uF以上的更好。' Y( A* s& P0 ?5 g' `& c
4 x2 q& ^0 k% T9 H2 b8 \- P+ z
(2)原则上每个集成电路芯片都应布置一个0.01uf~0.1uf的瓷片电容，如遇印制板空隙不够，可每4~8个芯片布置一个1~10pF的但电容。- B, s+ Q( L: n8 a
0 O$ ]/ {* ?4 b7 g  H
(3)对于抗噪能力弱、关断时电源变化大的器件，如RAM、ROM存储器件，应在芯片的电源线和地线之间直接接入退藕电容。/ z4 C7 z$ x9 v

% `, I# ]# Q! z2 w/ _; q* ]3 F5.过孔设计0 `0 E7 G) }1 |8 c5 B5 h# V
* ?3 \. i& E0 D9 l
在高速PCB 设计中，看似简单的过孔也往往会给电路的设计带来很大的负面效应，为了减小过孔的寄生效应带来的不利影响，在设计中可以尽量做到
0 T7 O0 h2 S) K7 T  H7 n. p/ q6 _* A/ {6 P6 o+ \0 N
(1)从成本和信号质量两方面来考虑，选择合理尺寸的过孔大小。例如对 6- 10 层的内存模块PCB 设计来说，选用10/20mil(钻孔/焊盘)的过孔较好，对于一些高密度的小尺寸的板子，也可以尝试使用 8/18Mil 的过孔。在目前技术条件下，很难使用更小尺寸的过孔了(当孔的深度超过钻孔直径的 6 倍时，就无法保证孔壁能均匀镀铜);对于电源或地线的过孔则可以考虑使用较大尺寸，以减小阻抗.
* h; K! {5 `; w) Y7 o: }+ c/ ^4 J0 Z
(2)PCB 板上的信号走线尽量不换层，即尽量不要使用不必要的过孔.
- X* c0 }3 N) Q3 a! ]' r1 P6 h) Q' D( b9 Z. v4 m2 r# U1 U5 w
(3)电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好
1 f5 J# U3 e( w2 m0 I3 P0 N, N
9 U; P5 S- d8 T9 O(4)在信号换层的过孔附近放置一些接地的过孔，以便为信号提供最近的回路。甚至可以在 PCB 板上大量放置一些多余的接地过孔.3 Z; V* ^0 x" J

7 W5 U! v$ m1 I, v; K6.降低噪声与电磁干扰的一些经验* R* }( N- X: Y* h8 A" L6 M

+ j6 r1 d7 U+ b(1)能用低速芯片就不用高速的，高速芯片用在关键地方
$ C8 k/ w4 D" @  D+ M8 g
7 z  j8 Z! b) ^+ i7 C- {(2)可用串一个电阻的方法，降低控制电路上下沿跳变速率。4 R+ o$ u: V2 ]  o) V7 R# l2 C
% K5 i  `+ s! {  `3 `
(3)尽量为继电器等提供某种形式的阻尼，如 RC 设置电流阻尼# B2 p) q, {2 `8 A: L

4 G- z* @- k) d, n(4)使用满足系统要求的最低频率时钟。
7 h/ W" n% U7 r$ y. E' ?: H. g
( G# K# c, e9 q' r% r0 o. L(5)时钟应尽量靠近到用该时钟的器件，石英晶体振荡器的外壳要接地,用地线将时钟区圈起来，时钟线尽量短,石英晶体下面以及对噪声敏感的器件下面不要走线。时钟、总线、片选信号要远离 I/O 线和接插件,时钟线垂直于 I/O 线比平行于 I/O 线干扰小.
6 {5 o7 J. [8 e. H6 s  }! D5 p, r+ q5 ?" o
(6)闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端