本站微信 收藏本站 设为首页
 找回密码
 注册

QQ登录

只需一步，快速开始

扫一扫，访问微社区

巢课
电巢直播8月计划
EDA365电子工程师网»技术社区 › 电子技术社区 › Cadence Sigrity仿真论坛 › 关于allegro16.5 BUS仿真
返回列表 发新帖
查看: 1160|回复: 0
打印 上一主题 下一主题

关于allegro16.5 BUS仿真

[复制链接]
cousins

1

主题

1499

帖子

5972

积分

EDA365版主(50)

Rank: 5

积分
5972
跳转到指定楼层
1#
发表于 2012-9-6 19:42 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您！

您需要 登录 才可以下载或查看，没有帐号？注册

x
我用的是crack的版本，仿bus可以正常输出波形，但是生成的report里没有timing的数据，只有一些logic level以及noise margin的讯息.( ?* @8 ?: J( G" j/ p  y' ]6 J+ x; E
想请问下用过crack的是否也有我这种现象，还是说我的设置有问题。
# {2 F; B. s- ^. F2 E, YDDR的Model是Micron的MT41J256M16HA* d8 S( B# z, n7 H$ Q' F0 p8 i
DDR controller的Model由于NDS的关系不方便提供
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持！支持！ 反对！反对！

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-12-22 20:37 , Processed in 0.056776 second(s), 36 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表