|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 pjh02032121 于 2012-4-6 14:31 编辑 : \" E# p7 |7 f0 z! g' |
. H' [) Z- W2 F; @5 ]) P& ~$ {. ]# t闲来无事，玩玩仿真，望高手指点。
) t; |5 i) ?' i一个sip封装，结构如下：9 ^$ Q$ f$ I! G
7 L* P2 p. ]% c8 Q f+ w% l5 p( z4 Z g7 U$ R. x( a% e
1.用ansoftlink从cadence sip将封装文件导出到siwave，设置好叠层结构、wirebonding，via结构；2 } u1 Z4 @2 x
7 u" R$ N+ v' s1 x- b- C l
' s' J3 n/ C* q% w+ {. _2.射频端口s参数，port分别下在die端和package RF pin脚。7 x( p% |1 V- b: w5 I0 u) Y! N$ V( }
由于substrate叠层厚度的限制射频入口的走线做不到50ohm,由于走线比较短，影响不大。
8 D8 ?& N1 B4 E: e# m# Y/ Y在关心的频段，S11<20dB,s21>-3dB,很好。+ P# S( T7 H/ N& @6 G8 k
& a0 X7 Z7 o- Q9 O
( g3 J7 a8 o6 n
3.由于package端pin比较大，紧挨着substrate的第3层是地平面，馈入的能量损失较大，将3层挖空（2地层依然完整），理论上会有所改善，验证，有那么点改善S11.! i0 s- P' E( ?4 H: g, w
0 Z8 K9 n2 A8 D& y- l/ I) X
: Q& a$ ]/ W p" a5 b8 N' ~4.将测试板从allegro转到SIwave，再将package叠到PCB上（PCB RF走线50ohm，clip后加port，仿真从PCB RF馈入点到die端的S参数。S11<-20dB,S21<-3,很好。
0 v" L# ^5 w% p
) V% N, u+ i# N }' ~. @5 m' o" s" G7 Z
5.PI分析8 o. x1 [- ]- o, S8 ^) ^# ^# T
RF die的主电源1.8v，最大电流60mA,5%的纹波容限，则Rtarget=1.8×5%/0.06=1.5ohm' Y( Q; j- r$ ^4 } L y# {! N! i
BB die的core电源1.2v，最大电流80mA，5%的纹波容限，则Rtarget=1.2×5%/0.08=0.75ohm
& u& W0 W! L4 U2 m3 |1 e! Z: zBB die的IO电源3.3v,最大电流8mA,5%的纹波容限，则Rtarget=3.3×5%/0.008=20ohm
- l/ J7 i2 @+ X9 j将电源相连的电容与siwave的电容库做map，将die端和package的电源和地已经各自做group，并生成仿真端口。启动扫描，看结果。* y1 R) f, J3 C" `9 m% V& ], \
从仿真结果看，3.3v，1.2v电源的阻抗在1GHz内都满足要求，1.8电源在1G附近阻抗超标。
: f2 ~* I4 G% m+ H2 n8 I" c2 t; s5 ?7 v+ H0 Y4 A% u
& N9 o1 R& |4 Z2 W$ M5 t; e2 \6 _" p
; Z" O6 p2 ]* L% T. {' e6.PI 优化
8 Q) e3 L, H( v# j6 Q7 z+ R上面的仿真全部用的0.1uF的电容，从上面结果看，可通过优化电容组合，压低1.8v在1G附近的阻抗。在芯片bonding finger附近各加一个1nF电容。结果如下图，1.8v在1G附近压到1ohm以下。
6 e5 `4 s& `$ h. w4 }3 C7 S原设计供用21颗电容，通过仿真，在满足阻抗要求的情况下，可少用7颗0201元件（对于封装里那点空间来说是相当宝贵）。+ b! L7 `/ U7 P. a
对于整个解决方案来说，200KHz～1G频段电源阻抗都达标，有在贴到PCB上时，外部基本不需要放置电容了。" Q! q5 q3 p( h/ l2 v
由于封装内部放不下大电容，所以200KHz以下交给电源模块去处理了；1G以上只能有片上电容解决。, U/ n- u* T4 G- ~% ~
2 M% ]7 O; p% }2 L5 {1 s2 ~
注：由于die上电源和地没有细分电源域，做group的PI分析结果是偏乐观的。 Q( v/ b- I4 m4 N; ^3 ? e- I8 I$ O! K
9 q/ R3 v% e+ @5 w4 I; x1 @
4 ^1 g/ M/ ^8 v4 z
7.结合PCB上的PDN,PCB上在封装的每个电源pin各放一个2.2uF和0.1uF的0402电容(有点过了),做协同的结果如下:' q, z6 T8 Q* F. `) o4 Q
; J% B( g: Z/ s. {( N8 X
6 `/ o. g) T" ]& [
8.上面都是电源从频域阻抗的角度去看电源完整性的问题,下面是从时域的角度看.- h! L' R3 Q3 u M3 G- @- h; C; Y
将上面PDN的扫描结果导出S参数文件到designer,加上在电压源和电流源(Tr,Tf=500ps),探测die端电压的波动.
& d# v% g! A7 o+ r0 \6 o- F: z结果纹波都在5%以内,且余量很足.
6 j2 a. C' y( c! T, G3.3v电源纹波max=0.048v<5%x3.3v=0.165v2 |. W) B7 d/ [' |3 S7 X+ t
1.8v电源纹波max=0.029v<5%x1.8v=0.09v; u3 {2 z' O/ m& j0 S
1.2v电源纹波max=0.025v<5%x1.2v=0.06v
3 X6 \" M2 A5 o; R0 x
5 }) B$ _6 _0 `1 z
# V8 e, L- [, Q% b7 p9.当把电流源的Tr,Tf设为100ps时,
) w* i8 Z9 h [' L5 f- c: c7 {- U3.3v电源纹波max=0.090v<5%x3.3v=0.165v1 q& o* b% _8 P% ^* t6 x& }% m/ {
1.8v电源纹波max=0.127v>5%x1.8v=0.09v
% Y! a8 s7 Y* g0 S6 x' o1.2v电源纹波max=0.162v>5%x1.2v=0.06v
5 {+ g: L) ^8 X' q% A/ F! yTr,Tf的重要性从这里可以体现了,结合第7条PDN阻抗曲线及这两个仿真结果可以很好的理解BW=0.35/Tf这个经验公式.
# `) y9 d' m& X: N% f
% I) q! I k5 B) x; S! w7 }9 Y6 F( i |
|
/1 
发表于 2012-3-31 19:43
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
发表于 2012-4-1 13:52
楼主
