本站微信 收藏本站 设为首页
 找回密码
 注册

QQ登录

只需一步，快速开始

扫一扫，访问微社区

巢课
电巢直播8月计划
EDA365电子工程师网»技术社区 › 电子技术社区 › FPGA/ASIC/CPLD论坛 › 关于VHDL 除法
返回列表 发新帖
查看: 615|回复: 0
打印 上一主题 下一主题

关于VHDL 除法

[复制链接]
a20061475

22

主题

101

帖子

588

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
588
跳转到指定楼层
1#
发表于 2012-11-5 11:22 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您！

您需要 登录 才可以下载或查看，没有帐号？注册

x
我想问下，如果我定义的
/ u3 t; ]. u$ {1 C! \VARIABLE A:INTEGER RANGE 0 TO 100 :=20;
8 t3 v. |  j; J" iVARIABLE B:INTEGER RANGE 0 TO 100 :=4;8 A& G- B, q! x/ k) ^: v' K3 O
VARIABLE C:INTEGER RANGE 0 TO 100 ;
1 A" i) V9 q  V, W1 T6 ?, k
% g" L1 _' Q4 d; j4 n+ i& B' s
我这里可以直接 C:=A/B吧，为什么网上 说 现在的工具不能综合 除法，我试了下Qii8.1 仿真时可以出结构的吗。
; r/ u0 K; P4 p: z5 h3 Z# a
  F7 U# z8 x4 H/ q7 U6 }2 g% ]PS:网上说的那些都是采用 2的几次方来运算的。
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持！支持！ 反对！反对！

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-28 04:00 , Processed in 0.056379 second(s), 34 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表