只需一步,快速开始
扫一扫,访问微社区
11
91
1257
四级会员(40)
您需要 登录 才可以下载或查看,没有帐号?注册
下载资料威望不够?点击查看获取威望的N种方法>>
举报
34
131
784
三级会员(30)
reddevils1986 发表于 2012-3-13 21:28 ' y: v6 y3 D& @& ^: q, P r0 L 吧相应的IBIS模型转成DML格式 加载到SI库
184
3098
1万
EDA365版主(50)
rowen 发表于 2012-3-14 09:23 s6 H8 V* v4 a3 u) j- g这个操作我知道,FPGA的IO口都是一样的,不会针对具体的管脚作指定的
rx_78gp02a 发表于 2012-4-5 21:57 0 H/ e0 n% J7 e6 g7 F 首先,你要得到fpga的顶层文件和管脚分配约束,然后在综合工具中出ibis模型,这样,你的脚是什么用途的就 ...
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
微信登录
关于我们|手机版|EDA365 ( 粤ICP备18020198号 )
GMT+8, 2025-4-28 15:07 , Processed in 0.055395 second(s), 32 queries , Gzip On.
深圳市墨知创新科技有限公司
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050