差分线走过孔就出错

独走长坂坡 · 发表于 2012-2-29 10:10

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

差分线走线在中间层，想打过孔到顶层，但是一大过孔就出错
提示 All Maximum Via Count
好像在差分线的约束设置里没有这个选项吧
求助~~~

fune_pcb · 发表于 2012-2-29 17:01

有的，
你把allegro constraint manager打开，在NET下 /routing /Vias 里面有个Via count的设定。
你的Via最大数量超过了。

独走长坂坡 · 发表于 2012-2-29 17:20

fune_pcb 发表于 2012-2-29 17:01 2 x$ M5 u" B# P5 z3 V, _
有的，
0 ^3 ~4 ]1 R( s4 e M7 O$ z) }你把allegro constraint manager打开，在NET下 /routing /Vias 里面有个Via count的设定。 # P0 D( y& a, \% s+ U3 f% n# _! H9 ^
你的V ...

我现在只想保住你的大腿{:soso_e109:}

		自动登录	找回密码
密码			注册

差分线走过孔就出错

EDA365欢迎您！

推荐内容 /1