找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 731|回复: 4
打印 上一主题 下一主题

关于DFA?

[复制链接]

20

主题

132

帖子

572

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
572
跳转到指定楼层
1#
发表于 2013-8-26 14:23 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
近来公司切实执行DFA设计,要求在建立封装的时候在DFA层面加入相关信息,如器件实体大小?很困惑这个实体大小指的是看得的实体大小吗?用不用考虑管脚的?这个大大地影响了布局。请教高手!!!!
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏1 支持!支持! 反对!反对!

11

主题

345

帖子

2193

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2193
2#
发表于 2013-8-26 16:20 | 只看该作者
应该要考虑管脚的

20

主题

132

帖子

572

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
572
3#
 楼主| 发表于 2013-8-27 08:36 | 只看该作者
navy1234 发表于 2013-8-26 16:20' z4 o2 }" _) b/ `- |: Z4 R: |
应该要考虑管脚的
6 e) W: U+ m/ F% ?" m; D; V
噢 那常规的器件DFA要求的间距是多少呢?有没有相关的资料说明。或是说不同的公司要求不同?

11

主题

345

帖子

2193

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2193
4#
发表于 2013-8-27 09:04 | 只看该作者
推荐如下:
! v+ |$ O0 p1 I# t1.小(矮)器件不能放置在大(高)器件中间;(以2.0mm为依据判断)6 X) M. }7 X9 j# `5 N, P
2. PLCC、QFN、QFP、SOP各自之间和相互之间间隙≥2.5 mm;
) l% I' ?" C/ ]3.QFP、SOP与Chip 、SOT之间间隙≥1 mm;" a( N/ Y' {* ^2 w/ V$ H9 W- t4 U$ B
4.PLCC、QFN与Chip、SOT之间的距离≥2mm;
0 ?( i3 Q( E4 g2 I3 e5. BGA外形与其他元器件的间隙≥3mm,推荐5 mm;
) C) w7 N4 `8 o6. PLCC表面贴脚座与其他元器件的间隙≥3 mm;
4 {4 a) k" U7 {# [4 z4 F# \& R7. 表面贴片连接器与连接器之间应该确保能够检查和返修, 一般连接器引线侧应该留有比连接器高度大的空间。
2 h; ~8 Y: }( b9 r4 {  F! x" T

20

主题

132

帖子

572

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
572
5#
 楼主| 发表于 2013-8-27 10:37 | 只看该作者
navy1234 发表于 2013-8-27 09:04! Y  `1 [# q" Y' a: n2 f  R8 M
推荐如下:
8 t/ e" B3 R- r2 [9 L1.小(矮)器件不能放置在大(高)器件中间;(以2.0mm为依据判断)
! E" H/ ~2 t' B  s2 ~: C2. PLCC、QFN、QFP、SOP各 ...
2 y1 a* p/ Y: u$ P# `- r
嗯,谢谢了{:soso_e163:} ,考虑PIN的话,对于结构限制多,板子小,密度大的板子挑战性就大了。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-9 04:52 , Processed in 0.054367 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表