|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
一般推挤只能保持每一组差分对内 8mil 间距，而一组与另外一组或其他线之间的间距就变成了全局的间距，比如4mil 或5mil+ Q, z9 h t" M! `
9 V( y, J5 X2 p0 w那么，合理的差分对推挤有什么功能呢？4 g8 l) c9 O4 Y
1. 保持对内间距 8mil 不变；2 Z4 K( h1 E; j
2. 保持对外间距 15mil 不变； * j3 O$ ^7 X, j! ^3 g5 i5 I+ D$ G( Q
9 W& [9 u* n8 U: D9 Q6 U以上两点都是针对每一组或每一类差分线设置的。6 z0 w3 ], u8 J8 R, i' {) F9 @) b
7 _; |4 I, K, J* K: o. n
3. 差分对的任何一条线与V其他Via 间距可以设置小，比如4mil~5mil
; u3 g' R! z- M; x/ n/ I5 }" {4. 差分对的任何一条线与其他Pad 间距可以设置适当，比如5~8mil5 u7 L- M! `* q0 ]6 y
2 U% x. Q: M; [- R" t+ U! x7 `
为什么差分对与对外的线的间距要15~20mil 而与via 和pad 间距可以小很多呢？2 H, J" | z2 [; H M7 @. Z* c. L
这是因为，长距离平行走线干扰才大。8 i; B0 {- {" j# q: @# D) f
如果与via、pad 间距都设置比较大当然很好，不过可能要很大的pcb 才画得下，成本限制哦。
) {& s/ v: K1 h% l1 O6 ^ |
|
[复制链接]
/1 
发表于 2011-12-16 14:23
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
