还是阻抗匹配

snail · 发表于 2011-10-21 21:13

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

PCB板内数字芯片的输入阻抗为几M，输出阻抗为20-30几欧姆。
而我们一般要求，传输线特征阻抗保持稳定在50欧姆左右。
这样看来，岂不是我不论如何稳定传输线阻抗都是没用的？一定会发生反射？

或者说，如果我想保证信号完整不反射，必须要在信号源端增加匹配电阻？

请高人指点！！

113788067 · 发表于 2011-10-21 21:49

可以肯定的告诉你在信号终端肯定有一次反射，但是你要考虑的是：反射对什么信号产生的影响才是我们要回避的呢？你能搞清这个问题就上面的问题就解决了！

xuelili · 发表于 2011-10-21 22:12

高速的传输线是需要阻抗匹配的，输出端阻抗如果不足50ohm，那么需要输出端串接一个电阻，使之达到50ohm,输入端几Mohm，所以要在输入端并接一个小电阻，使它的阻抗接近50ohm。这就是阻抗匹配

snail · 发表于 2011-10-22 09:36

113788067 发表于 2011-10-21 21:49
. i5 u5 @' |/ l9 n9 I+ X' Z$ E4 A+ l可以肯定的告诉你在信号终端肯定有一次反射，但是你要考虑的是：反射对什么信号产生的影响才是我们要回 ...

膜拜啊~~

我们一般主要对于RAM的高速信号的质量要求比较严格，那些信号又分为，数据信号，时钟信号，地址和控制信号。
个人感觉是，时钟和地址控制最重要了，数据次之。不知道实际是不是这样。

但是，这只是自己朦胧的感觉，并没有实际的理论和经验基础。
至于，反射对这些信号会带来什么影响，哪些影响必须回避，等问题，更是没有一个总体的概念。

理论和工程经验不足啊！
还请大哥不吝赐教，小弟感激不尽啊~~

snail · 发表于 2011-10-22 09:40

113788067 发表于 2011-10-21 21:49 0 Q& q x3 q( Q7 Q: ]1 Z
可以肯定的告诉你在信号终端肯定有一次反射，但是你要考虑的是：反射对什么信号产生的影响才是我们要回 ...

实际上，我们做工程，包括市场上某些开发板，他们在这些高速的信号线上也没有放匹配电阻。
至少，我目前看到有匹配电阻存在的板子挺少的。
而且，我们主观上也不愿意放电阻，第一占地方，第二layout，绕等长时会比较繁琐了。

snail · 发表于 2011-10-22 09:41

xuelili 发表于 2011-10-21 22:12
0 B$ ]6 R/ d0 z- Q8 S7 ? ^# z高速的传输线是需要阻抗匹配的，输出端阻抗如果不足50ohm，那么需要输出端串接一个电阻，使之达到50ohm,输入 ...

实际上，我们不得不用电阻匹配的情况是很少的。
至少，就我目前来讲，没见过多少板子，在cpu端放密密麻麻的电阻做匹配用。
这是为什么呢？

jomvee · 发表于 2011-10-22 16:29

对于高速，反射是无所不在的，都是尽量减小反射，让SI更好,稳定性高。至于什么情况什么信号必须要做源端/终端匹配，就看芯片对电气特性的要求了。包括overshoot undershoot Trise/fall Thold Tsetup等……据我理解，很多总线做或没做端接多是工程经验的结果，还有就是Cost and Value的权衡!

113788067 · 发表于 2011-10-24 09:37

snail 发表于 2011-10-22 09:41
% I! q$ h1 v6 H1 H) _* \实际上，我们不得不用电阻匹配的情况是很少的。
/ l" s" n& J4 A至少，就我目前来讲，没见过多少板子，在cpu端放密密麻麻 ...

因为消除反射有很多方法，源端匹配的方法是用得少的一种，所以很少看到~~

可以参考DDR电路，一般都进行了匹配处理~只是用的是其它匹配方法~

wkf117 · 发表于 2011-10-24 10:37

是的，楼上这个是正解，不一定要靠放置电阻来调节阻抗，电尺寸变化对阻抗影响也很大

		自动登录	找回密码
密码			注册

[仿真讨论] 还是阻抗匹配

EDA365欢迎您！

推荐内容 /1