|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
Warning (10631): VHDL Process Statement warning at my_latch.vhd(37): inferring latch(es) for signal or variable "out_0", which holds its previous value in one or more paths through the process；6 Z z2 E) e3 X/ I
Warning: Found combinational loop of 1 nodes8 M2 c/ C& s0 {
Warning: Node "my_latch:inst14|out_3~16"；' Z2 R% f O7 T3 K# y; }
这两个警告如何消除啊？？
, U2 Y; p; S2 [2 I' w4 P6 ?
! }$ t# x, @/ x: v& G! P6 DWarning (10631): VHDL Process Statement warning at my_latch.vhd(37): inferring latch(es) for signal or variable "out_0", which holds its previous value in one or more paths through the process；
0 X! [' t! y5 a! ]! q% t3 J! k这个警告的话，是因为编写VHDL语言时，用了不完整的IF语句，产生了锁存器，为什么很多资料中提到在VHDL语言中尽量避免使用不完整的IF语句，也就是说尽量不要使用锁存器？？但在实际使用中确实需要实现输出锁存，该如何解决啊？谢谢啊！！！ |
|
/1 
发表于 2011-2-17 13:46
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！