|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 xuezhile 于 2009-11-26 11:09 编辑
+ P) k: N* p- I& d( K
5 q& i; [, K* X- Q$ K% N4 V谷歌，百度了很久，还是没有找到解决的办法，# \: u( H" h& C6 Q! |
恳请各位DX帮忙分析一下，非常感谢，
' ]5 G6 z( A: N+ t% |, b5 m* u- T9 g# ]/ B7 }6 y. p: l) v
软件名称：PADS 2007 —PADS LAYOUT ) K* i7 y7 q! A
具体问题如下，我的板子是六层的,一TOP LAYER, 二GROUND LAYER,三INNER LAYER1 & y6 ~' ~/ x: Q( m8 N2 [8 w
四INNER LAYER2,五POWER LAYER ,六BOTTOM LAYER - e& M8 j' a+ ~7 F$ s2 y& K
$ g- g4 l5 j2 E5 e5 B' [5 a* W其中 POWER LAYER 用的是Plane Type 为 no Plane , 采用，在电源层，将多种电源进行分割的方式。+ C2 E& S3 n# I6 s6 [ Q
0 h* f6 w7 b0 F% h" f现在出现的问题是，我通过过孔(via通孔)与电源层连接，例如：我用过孔将电源层 VCC1V8的电源引出来，连接到芯片或电阻电容的引脚上，! D! d# E5 W- O! E2 Y# f6 A
% p: W3 J) K5 P7 F& F! K
在进行Verify Design 的 connectivity 检查时，提示VCC1V8 有很多没连上。2 E8 }3 Z c' I
: E6 C' w+ m3 q% y V现在有一点不明白的是，过孔都是连接到同一电源层net上，为什么会提示错误呢~1 X2 F7 \" M' G& h6 Z. o0 M* i
恳请指教，多谢& p! \/ i) P7 s, |' j% N6 @- H
文件见附件, m) l5 u! ?% [- E# ?
附：出错报告0 e8 P9 y8 o: B: ^3 \
CONTINUITY ERRORS REPORT -- hello.pcb -- Wed Nov 25 16:55:52 2009
9 R. d5 j5 v. {( q- G
# o% R9 K; r! f" g- R/ PIsolated subnets for: VCC1V8
5 I. ^* [( T6 |8 x# |+ X0 F8 c*** subnet # 1
" X5 b: l2 b9 ^8 B5 b3 y6 bC138.1 VIA(5622.72,-4063.94 L1)
3 B2 o* A! c& S1 O2 F( x*** subnet # 21 Z4 j% o- [, b% V
C81.1 VIA(6002.4,-2068.94 L1)
) a4 m9 e1 L9 z/ I4 X。。。。。。
& f8 v8 |+ h" t) F2 E- d: m$ V" }
4 I" v0 f% z+ z3 k0 l** subnet # 21% N7 O8 L2 ] g, n6 z% V% Q
COPPER(5803.5,-3606.5 L1) HATCH OUTLINE(6712.5,-3216.25 L5) R47.1 VIA(6275,-4075 L1)。。。。。。 |
|
/1 
发表于 2009-11-25 20:48
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
