找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划

请教加载模型的错误提示!!!

查看数: 3039 | 评论数: 10 | 收藏 0
关灯 | 提示:支持键盘翻页<-左 右->
    组图打开中,请稍候......
发布时间: 2010-9-15 13:30

正文摘要:

呵呵,刚在给FPGA加载模型的时候,出现错误了,请高手们指点一下,帮忙看一下是什么问题?谢谢!!!; B$ _" p  D" e, J8 x1 Q* p4 i

回复

dingtianlidi 发表于 2010-9-15 17:21
好的,多谢!
shark4685 发表于 2010-9-15 17:11
这个可以质询你们的硬件工程师,他们应该很清楚,DDR一般HSTL电平用来驱动!
shark4685 发表于 2010-9-15 16:46
是的...删除前请备份好!
dingtianlidi 发表于 2010-9-15 16:10
多谢版主,我先去试一下了,不懂可能还得请教了.
shark4685 发表于 2010-9-15 15:53
按照实际封装PIN数量,直接在IBIS模型里的[PIN]栏添加就OK了.% F' E4 L" ~' L& K" G
在把对应的管脚的模型附在对应的pin上.让后用candence调用就OK了., E7 i4 N0 V2 R! p: D2 y# L

( o! s: x6 ~  ]' O3 `9 G' F1 U
dingtianlidi 发表于 2010-9-15 15:39
哈哈,多谢版主的回复,我说怎么就加载不上去呢!!!. w# u- i; a1 b5 [3 O8 `5 Z
再请教一下版主有没有相关的教程或是请您在这说说怎么改的呢?
shark4685 发表于 2010-9-15 15:07
FPGA的管脚是可以调的.所以对应的IBIS模型管脚数量和FPGA实际的管脚数量是不一致的.需要手动修改IBIS模型里的管脚数量.
关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-12-22 20:14 , Processed in 0.058771 second(s), 37 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表