好的,多谢! |
这个可以质询你们的硬件工程师,他们应该很清楚,DDR一般HSTL电平用来驱动! |
是的...删除前请备份好! |
多谢版主,我先去试一下了,不懂可能还得请教了. |
按照实际封装PIN数量,直接在IBIS模型里的[PIN]栏添加就OK了.% F' E4 L" ~' L& K" G 在把对应的管脚的模型附在对应的pin上.让后用candence调用就OK了., E7 i4 N0 V2 R! p: D2 y# L |
哈哈,多谢版主的回复,我说怎么就加载不上去呢!!!. w# u- i; a1 b5 [3 O8 `5 Z 再请教一下版主有没有相关的教程或是请您在这说说怎么改的呢? |
FPGA的管脚是可以调的.所以对应的IBIS模型管脚数量和FPGA实际的管脚数量是不一致的.需要手动修改IBIS模型里的管脚数量. |
关于我们|手机版|EDA365 ( 粤ICP备18020198号 )
GMT+8, 2024-12-22 20:14 , Processed in 0.058771 second(s), 37 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050