|
|
基本来说FPGA有专用输入时钟引脚，这个一般只是做外部时钟输入引脚用，专门引脚时钟偏移很小。) Y( l$ i1 B/ A0 E. K
IO口多可以设置成输入输出" |3 j0 l1 ^3 L5 X5 z( }
8 U0 A9 d, _- C" X( S Y) F0 S
+ [; U1 V1 S+ v# E) q
看下面一个例子：
8 Y$ X5 w! P/ V1 r* ?' v) a& G) R3 _+ t* s/ Q3 e. C: K& i$ U
module fuck1（a,b,c）;
6 c# j: T# M) X; Qinput a,b;/ F- v0 O5 A: k3 c& O6 I
output c;( \4 l+ s6 s8 V
assign c = a && b;
7 a# g, ? L- cendmodule; S1 Z) {1 V$ f( N# t5 I
7 _0 H- @9 y: o4 |+ U1 X/ [6 k5 a
1 P6 L6 S8 p& |3 ?7 {" K
注意 input 就是输入引脚a， output就是输出引脚c、
" Q6 X5 {% M0 M* z# ~: z, ]8 A! n2 I8 h/ M: ~) P0 v
输入输出取决于 描述语言 |
|
/1 
发表于 2013-5-24 08:58
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主