找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 620|回复: 2
打印 上一主题 下一主题

谁熟悉EE里面的负片焊盘设置的 进来解答

[复制链接]

45

主题

375

帖子

2472

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2472
跳转到指定楼层
1#
发表于 2014-7-3 14:51 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 wanruyi 于 2014-7-3 14:56 编辑
0 t" e7 f7 T% H5 M
; H. ]. F7 x) p' n8 G
1 `' r( A# \4 l+ b" ?
1 L6 o+ \  p. t  k& ]. Y如果我不用负片设计是不是不用 设置palne clearance   和palce  thermal  这个两个选项?7 ~/ m; p& i! N- O  a* i* m* A: f

4 N& n5 V- C) A& b8 l) K/ p如果我使用负片,我想直接连接方式  (不做热隔离),是不是只需要  palne clearance ,而不用设置  palce  thermal
  ??
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

16

主题

434

帖子

5192

积分

五级会员(50)

Rank: 5

积分
5192
2#
发表于 2014-7-4 08:43 | 只看该作者
负片与否,只是走线或敷铜的显示(填充)差别,与plane参数没有直接关系;* [7 C& l# y3 L, ^3 Q9 f3 m! i

8 n7 B* i5 T, E7 U) `Padstack的定义,如果你有需要特殊指定的参数,建议还是规范的完善为好,可以有效避免由此产生的各类意外;  I' `% a" H$ Q( O9 v2 B+ N' o

9 R8 q+ D7 M" L. P" w0 Y( L当然也可以不设,常规的在thermal焊盘在敷铜时,软件会自动按照你的设置添加;5 `# m6 O+ F6 ~
( s: f& J. x) c$ Y; a6 G- J/ K
具体到你的需求,可以在敷铜的时候,选择buried,这样两边都照顾到了。

73

主题

634

帖子

4245

积分

五级会员(50)

Rank: 5

积分
4245
3#
发表于 2014-7-7 15:37 | 只看该作者
跟正负片没有关系,这两个选项你可以在这里设置也可以在pcb中设置,这个比较灵活。如果要使用在中心库中的设置需要在plane class and parameters里面选择use thermal definition,如果不选的话就会使用在plane class and parameters中设置的。) X; }4 S, J) d, f, |0 Y
如果要直接连接的话在tie legs里面选择buried即可。
% A: ^* t* m' m2 ]plane clearane也可以在plane class and parameters的clearance/discard/NEGNAVITE中和CES中设置,好像会优先选择较大值。
1 }& W& ]5 K9 D6 p! N
- {; K0 o0 ]" o0 q
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-25 03:25 , Processed in 0.059320 second(s), 35 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表