关于DDR时钟波形

mcudoc · 发表于 2016-6-7 13:54

您需要登录才可以下载或查看，没有帐号？注册

x

近期有点个项目，DDR部分不太稳定。让DDR芯片厂做一下时序分析。发现DDR CLK的正负交汇点电压偏低（如下图所示）。想请教一下名位大神，像这种情况怎么改善，这种情况对DDR的稳定是否有关系呢？

honejing · 发表于 2016-6-7 16:56

應該不是這個問題。
依波形圖看，Clock 頂多幾百 ps 的 jitter，對於 5 ns 周期的 clock 應該不會有問題。

584511743 · 发表于 2016-6-18 19:59

應該不是這個問題。

jackclover · 发表于 2017-11-29 16:21

應該不是问题

		自动登录	找回密码
密码			注册

[仿真讨论] 关于DDR时钟波形