|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
目的：设计了一个驱动控制电路（包含了触发逻辑功能，较复杂），打算用Cadence-Pspice仿真；' Q3 Y2 O/ u- K5 C, N
方法：驱动和实现通过分立器件（电阻、电容、电感、MOS管、隔离驱动IC等搭建），逻辑触发功能打算通过编写的Verilog代码去实现（如果用数字电路的话，太复杂了）；. i3 R/ g1 z, U
! V! ]6 _: G: g. ^( ]# y3 ?5 I
, w( F; o. ^; Z9 d9 p9 G
目前问题：不知道如何通过Cadence新建的Verilog file，实现生成.lib库文件（.olb符号库文件已经会生成了）；3 n8 w0 k9 e, ~( @) X9 M; T
/ I4 ~: R( }7 b% p$ ~6 `1 e
' U( v( G& v& j) T) B其他问题：基于Cadence这类硬件仿真的电路，有其他较为简单的方法去实现Verilog（或VHDL、或C/C++等）与硬件电路的联合仿真吗？
7 ?6 C* \+ g% ~0 r" q+ Z0 \1 r! C4 |5 w! ~! z
4 l+ ?; L) u. T3 ~( Q! ~
当然也有比较强力的办法：自己已经知道触发逻辑的功能，按照IBIS、Pspice的规范，自己编写相关的模型，这个办法肯定是可以的，不过难度挺高。
2 W; e+ m ~: R' y# s' Z) f5 j' m; Z( W
0 F- X" n, a% q6 }. \. p
求大神指导指导，谢谢。
8 D: t8 r' l$ N1 w |
|
/1 
发表于 2018-6-3 10:39
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！