|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
Allegro问题集锦+ z) _/ |; v2 E o( G! V0 R" s
1、问:我在产生NC TAPE 文件时提示error,但并没有生成NCTAPE.LOG可供查找错误原因,望高手帮助!3 W( K9 v ]7 {2 z! }- A
答:NCTAPE.LOG的内容其实也就是执行File/Viewlog命令弹出的文本中的内容。您可以通过这个来查看,您不能产生log文件的原因可能是软件的关于TEXT的路径设置有问题。您可以去SETUP/USER PERFERENCE中的CONFIG_PATH进行查看& O7 ?9 j' D$ j% w# M) q
2、问:问一个入门的问题:从Capture导入的网表是不是要在Capture里把封装定义好?OrCAD里的封装如何查看?; s/ c9 _, S+ q* j! H3 i
答:一般在Capture中需要定义属性(在原理图编辑器中选择物件查看他的属性)中选择Cadence-Allegro/SPECCTRAQuest/APD,然后查看PCB Footprint属性,这个属性一般是用来和Allegro中的封装做对应的,也就是这里填入的就是Allegro封装(请注意这里的封装是指的在Layout时候用到的封装)的名称,导出网络表的时候软件会做自动的抓取到生成的网络表中, 这样在Allegro中导入网络表的时候Allegro才知道是抓取哪个元件, p7 n( _" w* J' q9 J
封装有两种:一种是在原理图中用的,一种是在Layout(Allegro)时候用的,我不知道您是希望在ORCAD中查看哪个封装,如果是后者的话在Capture中无法看到,但是如果您建立了Capture CIS的Database的话就可以看到了。
$ Y2 a$ }' s8 x }: b3、问:Allegro中的封装和OrCAD里的是否一致?& m* X* R$ j0 G! O8 {1 J; I, J
答:对不起,我想问问您所指的ORCAD的封装是指原理图的封装还是指ORCAD LAYOUT软件的封装呢,如果您是指的原理图中的封装的话那是两个完全不同的概念,一个是用在原理图中,我们叫他元件的SYMBOL,另一个呢是在进行Layout的时候需要用到的。Capture中要做的就是通过PCB Footprint属性进行原理图中的元件的SYMBOL和Allegro的封装进行对应,这样才能顺利的把网络表导入Allegro中。如果您所指的ORCAD LAYOUT中的封装的话,他和Allegro中的封装是不同的,他们是两种不同的Layout软件。' J& ]8 O. o2 U: V% _" h( [
4、问:在输出DXF时,Message Window 已经出现Translation complete…但在View Log里却说9 Z+ g. N0 J3 }5 _4 V* X
ERROR: Invalid program arguments.) s# o" R1 }1 B: V- E
Terminating program.
9 j$ w) j2 q6 }1 c. y$ _$ H3 R请问这是什么原因造成的呢?在增加DXF Layer时是否可以任意加入Subclass?
: q; O S3 w. o4 g {$ t4 {答:您的问题是由于有非法的参数设置引起的,具体到哪个参数可能需要看看您的参数设置之后才能知道,您可以把您设置的参数的对话框的图片发给我看看么,或许能帮到您+ D3 n( \6 f) K5 T" g
在增加DXF Layer时是不能任意加入Subclass的,您可以先在Allegro中打开需要导出到DXF文件中的SUBCLASS,然后在启动File/EXPORT/DXF命令进行DXF的导出。/ f7 M7 s; O& N9 t
5、问:请问~~allegro可以读哪一些netlist的格式?allegro可以读protel的netlist的格式吗?
t2 ]9 W. v3 x2 u& v3 d答:十分抱歉,在Allegro中他只能读取他自己特定的网络表的格式,其他的格式网络表是没有办法读取的
% {& F' v M, l( Z4 N3 x g6、问:请问在ALLEGRO中不能像POWER PCB中那样直接给PARTS连NET线吗?一定要转NETLIST才能实现吗?
/ ^7 U( k. A% M: b5 @答:在Allegro当中是可以实现手动进行ECO的,但是Cadence的软件的一个很重要的原则是希望您的原理图和PCB保持一致,所以最好是通过在Capture中修改了连接关系,产生网络表,再一次的在Allegro中导入实现.这样才能保证原理图和PCB的一致。1 C* }1 K6 S% P: w- U
7、问:在用Allegro导入DXF文件时感觉兼容性不是很好,要么不能导入要么导入后丢失一些图件,但我用PCAD、POWERPCB、PROTEL都可以正常的导入,不知Allegro在这方面是怎么回事,如果打了补丁不知对这方面是否有所改善,还是有什么其它解决办法。
' G% u) t# D; r: d' u3 x8 \0 h答:在DXF的导入方面Allegro是有他的独特之处,您使用的是15.2的版本,这个版本在DXF的方面又增加了些内容,比如您在AUTOCAD中的SYMBOL可以直接导入Allegro当中等等,只是可能不是太稳定,所以非常有必要去下载Allegro的ISR(
# J3 F6 u2 X+ W9 }- U0 y8 v& `4 D0 E% X6 {* F* I: \+ [1 H
( Q+ W9 w) c, J" H) u6 y9 O8 p
/ d. {2 C( R- G+ _, F3 j1 ]
" _3 X/ d" F) E; b) j$ b6 H5 R8、问:在Allegro15.2中用Sub-Drawing导出文件时(在Options勾选了三个选项,在Find里勾选了所有的Object),但是在用Import Sub-Drawing后贴进设计里面的PCB只有零件、文字等,没有了所有的NET,请问这是什么原因,要怎样才能把网络也带走?, ?3 M W4 e O- a2 O( q) B
答:Sub-Drawing只是简单的拷贝和粘贴的作用,不涉及到网络的连接关系,所以即使你导出Sub-Drawing的时候勾选了NET也没有用,如果你想拷贝走线,你要勾选的只是CLINE,VIA,就OK了.) c$ G! l/ i7 U- l
9、问:我有ORCAD 9.2 做的原理图文件 ,没有原理图零件库,在ALLEGRO 15.2 里用CAPTURE CIS 直接导(第二种方法不是OTHER处)网络表老是提示一些封装方面的错误.有什么办法?/ [3 q; x+ M( e' H1 A3 T
答:新转法比较注重在原理图里的编辑,特别是元件部分,新转法的主要注意事项也就是元件的封装,同一个封装内,不允许有重复的PIN NUMBER,如果PIN的类型不是POWER,那么他们的PIN NAME也不允许重复,之前的EE用老版本的Capture一般都会有偷懒的习惯,所以才会有这些麻烦,所以你只有修正这些错误才能正确的使用新转法导入: c6 l% y+ m' G7 w, U& y: j
10、问:我在做smt长方形pad的时候发现只有填写宽度,高度,那长度怎麽没有填写了,是不是这里的高度就代表了pad的长度了。
* X) Q% F2 ?, C* w7 m. @4 n+ a答:没错,因为PAD是二维的没有高度的概念。长方形的PAD只有长X宽,就可以表示了。9 w. r9 _/ ?" f# D( S0 m( D
11、问:用ALLEGRO15.2一段时间了,也遇到不少的问题,其中比较多的就是Shape的问题,经常画好整个Shape的外框后但不自动填充,就在Boundary Top层有个刚画的OUTLINE,有时弄几下又可以敷满,但是只要一修改马上又变没了,同时在Drawing Option的Out of date shapes项也看到有指示,请问这究竟是什么问题啊?这些铜为何这么容易Out of date shape?
2 v- \6 K2 [; r) X: t& p答:就目前来说我们也有些客户遇到了类似的问题,一般产生的原因是由于Allegro15.2版本本身的BUG,所以,您需要更新一下Allegro15.2的版本
7 H) \+ [+ H- l) z; Y12、问:能不能在下个版本里面,在pin上能显示出网络名,像protel里都能显示出来。那样子很方便画线。
, C) w3 V7 M, f4 j U& a/ H6 n5 F答:allegro中在走线模式下,当您选中PIN去走线进,右侧的option栏会及时提示该NET的名称。 同时您也可以用查询模式去查NET或PIN。2 U# I- K( ?6 O. H) r- k
13、问:我的板子上有200组差分线,每组间距要求大于40mil,如何有效更快的设置规则?0 d+ c( n8 k) X4 G
答:您可以用allegro constraint manager的Group功能实现快速设置。
: N; B( E9 n" P( A+ W: `% ?14、问:在allegro package 即是元件封装编辑里做修改元件封装上的PAD不能一次全部改,只能一次改一个。在.brd里又可以改,是不是哪里没设好的问题呢?$ J3 O4 L6 `2 K" w
答:用Tools/padstack中去一次性或选择LIST去更改的。
7 e& E5 G2 N" W5 |- j& q15、问:怎样才能打开Allegro中的封装库?
- E$ A# @# x: X( ^7 t5 k答:allegro的封装是由很多部份组成的,要打开FOOTPRINT请用allegro中的FILE/OPNE然后选取TYPE为DRA即可
/ J5 ?0 L% m) w& G, P16、问:在CCONSOLE WINDOW中输入X 100 100 总是提示下面的内容,应如何输入呢 ?3 V# s! ?" \0 P0 `
Command > X 100 100
4 B a" J9 I# K* o; B- oE- Command not found: X 100 100
' |6 I! A$ [- u; K答:应输入小写的X,然后回车,出现一个对话框,再输入,就可以了.
: |) |& O9 K8 t+ i+ ?/ x5 c17、问:现在Powerpcb转进Allegro的文件里,那怕用自己做好的有正常Flash焊盘的零件,在内层也只能显示一个十字,不能显示正常的花孔,但出Gerber后用CAM350看又是正常的热焊盘,请问是什么原因,在哪里可以设置或修改?9 {- }" ^2 Q' Z* N( I
答:PADS转到到allegro后要对PAD作些修改。如SOLDMASK,PASTE MAST等等相对应的PADSTACK应该重新处理一次再update一次3 X; d' X* t' u) |( J$ o4 V) C/ V
# r% F: S1 ~6 L6 H" s! A h- x! n) ?/ e1 z
2 y( j$ X4 A$ W1 m; l
6 G$ G4 n6 E" _8 {) S) ~0 @( D* b8 A
; O& L* q( e5 K& ]; w8 }; S$ I% a18、问:请问关于添加PCB layout type能否具体解释一下3 o0 @5 r5 f* d9 H% i% G) G
Layer Type:7 z" k4 |% s- U. q. [ |& K
Crossover# p" g) ^0 I0 x- {4 Z' F# E
Bonding Wire. s/ L& h" W$ d9 G5 d) j
Microwire
6 U9 j6 z ~7 `1 q, u8 U+ hMultiwire
# T% L7 u( h g/ xOptical Wave Guide# Y+ c* E% R5 l% l2 S6 E
Thermal Glue Coating
6 f1 ~/ {. i Q+ k+ j答:关于allegro这些设置请参考D:\Cadence\SPB_15.2\share\pcb\text\materials.dat档,用文本编辑器查看即可。" G0 I# v% S% [; W
19、问:我想请问一下光学定位孔的制作方式。
) d3 B& {# B7 ^/ X& K* _答:光学定位孔的制作很简单,和建立PAD及symbol相同,只是每家的大小要求不同,要注意光学孔上下层及周边不允许走线和Placement(可以Route keepout)和SOLDMAST要开就OK了。5 C$ j; F! ^& g; `! @! l2 k( X& Z- G: }
20、问:什么我在旧板上做了import netlist和update symbol后就会有零件的定位孔(机构孔)掉了,能有什么方法发现它吗?我的symbol和pad的库是新建的,可能有少pad.我想知道除了目测外,allegro 能提示吗,因为我原来旧板有这些孔的.4 A! U- N* M/ I) `5 Z& o6 v
答:allegro在做import netlist 或Update sym,bol后会有LOG文件供参考。可以直接RUN完指令后在FILE/VIEW LOG看到,或直接打开相对应试的LOG文件。
8 Y) A, A8 }2 T! I5 }+ L4 M9 m/ O' x20、问:Allegro 14.2 和15.2 如何共存?我两个版本都装了,想在不同的时候使用,但现在只有14.2版本可以用,打开15.2版本的时候,就提示我说找不到cdsdoc_sh.dll.,我听说修改一个文件可以达到这个目的,请指教?
4 U+ z$ I- ~5 z% a; P1 a/ s% w0 s' e/ J答:产品可以安装在不同的盘中,但是只用一个LICENSE MANAGER文件包,注意的是在使用不同的版本的时候在WIN2000中的操作是右键我的电脑选择属性,选择高级Tab,选择环境变量,修改系统变量中的CDSROOT,如果是要使用14。2的版本则设置为:C:/CADENCE/PSD14.2(我的两个版本都安装在C盘CANDENCE下面),如果是要使用15。1则修改成C:/CADENCE/PSD_15.1即可。
5 f# w' c& B4 y8 b
+ D+ e$ Q6 A* P1 ~" U9 d6 I摘自:映阳技术论坛
' d) N5 u" c9 v1 h: |* k |
|