pcie3.0走线

andyyu1982 · 发表于 2013-9-30 15:06

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

pcie3.0走线有没有什么好的建议

Navi · 发表于 2013-9-30 16:06

一般情况下按串行总线的走线方式走就好了。但是特殊情况除外，比如Intel有的芯片需要对内（两对信号线共用一个register）做线长匹配，但是这个范围也是比大，都是几百mil以上的。总之具体情况具体分析。

beyondoptic · 发表于 2013-10-7 16:52

Navi 发表于 2013-9-29 20:06, B' F9 p, V$ F1 |
一般情况下按串行总线的走线方式走就好了。但是特殊情况除外，比如Intel有的芯片需要对内（两对信号线共用 ...

顶一个

dzkcool · 发表于 2013-10-9 15:33

Intel要求对内分段等长，例如pin到过孔为一段等长，过孔到过孔为一段等长、、、同时还要满足总长度等长。

yejialu · 发表于 2013-10-15 17:47

大概规范如下: 差分对P/N分段等长5mil ,总等长5mil ，共用寄存器的差分对之间：500mil，动态等长（phase match ) 25mil/600mil

隔直电容下挖空相邻层，VIA孔挖大ANTI PAD。

yangyang1989 · 发表于 2013-10-15 22:27

你的PCIE3.0的速率是多少？一般PCIE3.0：1要走弧形;2把过孔挖掉;3减少stub！

Navi · 发表于 2013-10-15 23:41

yangyang1989 发表于 2013-10-15 22:27
/ v* L5 R K$ \& I你的PCIE3.0的速率是多少？一般PCIE3.0：1要走弧形;2把过孔挖掉;3减少stub！

PCIE 3.0速率是8Gbps。个人觉得没有必要走弧形线，做过仿真测试对比，在10G以内的信号弧形线所起到的作用有限；另外，把过孔挖掉作用是有，但也不是非常有必要，还得看楼主的板厚或者是stub的长度是多长。

yangyang1989 · 发表于 2013-10-16 19:34

现在我们做是一般信号速率高于3.5G以上就必须走弧形！这样对信号的损耗小，对质量也好点！

lzscan · 发表于 2013-10-18 09:20

走弧形，没挖空

beyondoptic · 发表于 2013-10-18 11:20

这种细节的优化最终必须到完整的通道去验证。比如chip到chip的PCIE，如果距离很近，过孔stub达到六七十mil也没有问题，如果通道长了，估计就不行了
在SI-list见过一个案例，PCIE走线AC耦合电容pad下掏空，从TDR曲线上看是有些优化，但最后实测整个通道的眼图，眼图却减小了一点点。。。。。

Itach · 发表于 2014-7-30 22:47

yejialu 发表于 2013-10-15 17:47
; P+ N/ f; E5 k# h大概规范如下: 差分对P/N分段等长5mil ,总等长5mil ，共用寄存器的差分对之间：500mil，动态等长（phase ...

叶嘉鲁？

0aijiuaile · 发表于 2014-11-19 23:58

beyondoptic 发表于 2013-10-18 11:20
) K0 | V3 z7 R; I2 n0 ], _' X这种细节的优化最终必须到完整的通道去验证。比如chip到chip的PCIE，如果距离很近，过孔stub达到六七十mil ...

TDR好,最终眼图反而糟的原因是什么呢.

fallenstar110 · 发表于 2014-12-3 18:14

把pad下面挖孔，也要注意参考。

Coziness_yang · 发表于 2014-12-5 10:26

看Intel的PDG，里面讲的很详细。认真阅读，按照那个走，肯定没问题的。

		自动登录	找回密码
密码			注册

[仿真讨论] pcie3.0走线

EDA365欢迎您！

评分

推荐内容 /1