|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 weign 于 2009-7-27 00:08 编辑
0 k; O1 _( ^5 |; ]- F
* b9 n3 O7 N- w$ M如图1所示,这是一个输入到IC的电路。该IC工作电压为3.3V，工作电流11.5毫安
7 r, ^( Q- z1 p9 d3 H: X8 a) z+ k) [' \, t6 l
R5应该是起下拉作用,也可以说是并联分流（不知道表述是否正确）,那么R4的作用是什么呢？避免杂讯影响电源？如果是,为什么取值为100欧姆？
3 H! q) [* Q5 M# {- K; d( ^; Y$ ~4 O
! k' L1 s1 n, f. g7 R3 b* T
9 C7 X5 }5 |/ w
6 C* u$ X0 f! W) [2 M再如图2,这是一个CPLD（工作电压3.3V、输出电流20ma~30ma）的输出,经100欧电阻后,去驱动另一个模块(该模块对电流没有明确要求,电压要求为5V)。CPLD在综合的时候把该管脚设置成LVTTL了。为什么是100欧呢?小弟觉得好像不合理,但实际上它是能正常工作的...理解不通~! I8 `0 I( N: i4 X' x
, x& P1 l: `5 Z# n# N( H% m% a
4 ]; E7 e, W' e* Q4 i2 z/ q) t) }欢迎大家拍砖! |
-
1.jpg
(14.14 KB, 下载次数: 0)
-
2.jpg
(13.67 KB, 下载次数: 0)
|
/1 
发表于 2009-7-27 00:06
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
