|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 weign 于 2009-7-27 00:08 编辑 9 p; y$ `) \, k- \( K4 r
: h/ z: u8 L8 m8 X/ ?' s如图1所示,这是一个输入到IC的电路。该IC工作电压为3.3V,工作电流11.5毫安. T0 I# o8 f' D6 V* W( r _
2 k2 R% p" d$ P/ @) o
R5应该是起下拉作用,也可以说是并联分流(不知道表述是否正确),那么R4的作用是什么呢?避免杂讯影响电源?如果是,为什么取值为100欧姆?. G+ x) @# j, Y2 n5 Y7 f
` G; ^# {. S4 ~# R6 @2 n2 v7 P2 y1 H4 f, A: v
# s& c1 X: C6 U0 m, j2 C
再如图2,这是一个CPLD(工作电压3.3V、输出电流20ma~30ma)的输出,经100欧电阻后,去驱动另一个模块(该模块对电流没有明确要求,电压要求为5V)。CPLD在综合的时候把该管脚设置成LVTTL了。为什么是100欧呢?小弟觉得好像不合理,但实际上它是能正常工作的...理解不通~
: q& {, {4 l3 z$ m: m+ P. z
9 w. s: O2 q3 a7 P
I/ A, Z- U( g( O$ d" J欢迎大家拍砖! |
-
1.jpg
(14.14 KB, 下载次数: 0)
-
2.jpg
(13.67 KB, 下载次数: 0)
|