找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 3678|回复: 8
打印 上一主题 下一主题

请教大家一个关于Protel 设计规则的问题

[复制链接]

1

主题

1

帖子

7

积分

初级新手(9)

Rank: 1

积分
7
跳转到指定楼层
1#
发表于 2008-11-30 21:08 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
我画完原理图后,生成网络表,在PCB中导入网络表布局的时候发现这样的问题:两个器件分别放在底层和顶层,但是要重叠放,这样为什么显示绿色的呢?并且进行DRC检查是出现这样的错误:! b3 b9 s$ p/ ?8 @6 }
Violation         Net P1.1   is broken into 2 sub-nets. Routed To 0.00%
/ |' \. q; f* E     Subnet : JP3-8    & N( Z3 y# o+ P$ j5 s1 \1 q
     Subnet : U1-2     
  J9 N/ V, N  i5 j   Violation         Net P1.0   is broken into 2 sub-nets. Routed To 0.00%
$ q$ h) A8 N) ~" p- s: L, A: [% P; q     Subnet : JP3-7   
/ Y0 u6 H+ p$ z' Y3 `1 Y+ N     Subnet : U1-1     
, ]+ U1 Q  ~: I  p1 G+ V" |0 j* {; d$ i   Violation         Net P0.4   is broken into 2 sub-nets. Routed To 0.00%
- r+ q. ^2 R  [% l( R6 v     Subnet : JP2-10   
0 @2 ~5 Q. ^3 p9 n! i. F1 y0 I# C     Subnet : U1-35    & ]  F5 ^. r0 s
   Violation         Net P0.3   is broken into 2 sub-nets. Routed To 0.00%
0 N0 m" U; K! H$ a     Subnet : JP2-8    ( ^5 [4 C. E: Z: I0 ?
     Subnet : U1-36   
8 C3 M. Z8 `5 |3 @7 y0 {0 `6 [   Violation         Net P0.2   is broken into 2 sub-nets. Routed To 0.00%- k' e& `6 k3 ]% J2 m- d
     Subnet : JP2-6   
1 c8 r+ ?: J; O! V     Subnet : U1-37   
% l. [, V# ?/ t9 n/ M5 ~* Y/ q   Violation         Net P0.1   is broken into 2 sub-nets. Routed To 0.00%
; e! L/ y0 |# c( \" i" v0 @9 y     Subnet : JP2-4   
& i, x, ~: S# Z& i* {     Subnet : U1-38    $ b5 A: ^3 h1 Q, C- X) }  f2 f
   Violation         Net P0.0   is broken into 2 sub-nets. Routed To 0.00%
4 H& p5 T. m# \" [3 A  f" l5 X     Subnet : JP2-2    ( G  `7 U; d% k, k) f
     Subnet : U1-39    # q0 j3 ^- z- ~+ _+ {- r
   Violation         Net NetY1_2   is broken into 3 sub-nets. Routed To 0.00%: L! k0 Z$ W& P- E& \( p
     Subnet : U1-18    3 T; d5 R& w( M, E
     Subnet : Y1-2  
2 D4 {& E1 ^; w* B% D5 I- o# l请问这是什么原因啊?需要进行什么设置?谢谢!
3 V" n# Z- }* A: T9 _, e) `图片在附图中:
9 y4 p5 w% K/ b5 u4 C* ?Y1,SW5,SW6,U1在底层,u1在底层,这样画为什么会出现绿色呢?请不吝赐教,谢谢!

dianlu.JPG (31.11 KB, 下载次数: 8)

dianlu.JPG
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

45

主题

821

帖子

2831

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2831
2#
发表于 2008-12-1 08:19 | 只看该作者
问题1:你的某网络被分成了两部分(好奇怪哦,怎么都是两部分)
) m7 f7 j+ \7 h6 l& E" V       也即,该网络有个引脚没被连上!
3 R5 N$ b* Q3 Y) }0 G+ L问题2:你的元件怎么能重叠放呢!有安全间距的呀!!

9

主题

112

帖子

1万

积分

六级会员(60)

Rank: 6Rank: 6

积分
11330
3#
发表于 2008-12-1 10:21 | 只看该作者
Violation         Net P1.1   is broken into 2 sub-nets. Routed To 0.00%
- P) e. U& K+ `6 X, P4 w    Subnet : JP3-8    . @: `) R6 Y6 O  \
    Subnet : U1-2     , C( Z' C( h5 X& f0 F; w! C
诸如之类的错误是因为还没有布线) s: m3 t: Q8 P/ H# i% H$ y
$ X4 J9 [' z; Y) \5 K7 f$ Y) u& a
在design rules设置中找到component clearance 去掉对号,即在规则检查时不对它进行检查即可在顶底层同一位置放置元件

评分

参与人数 1贡献 +5 收起 理由
zyunfei + 5 热心解答

查看全部评分

45

主题

821

帖子

2831

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2831
4#
发表于 2008-12-1 10:35 | 只看该作者
原帖由 lhhuan 于 2008-12-1 10:21 发表
5 S& P$ B% @: h* U3 m* tViolation         Net P1.1   is broken into 2 sub-nets. Routed To 0.00%
( b' x5 P; Z* [( t8 b    Subnet : JP3-8    , l) V. W9 @5 R, b+ h9 ]+ V% D
    Subnet : U1-2     
! D$ e! n7 Y) X: x) r+ Q诸如之类的错误是因为还没有布线
/ z! G/ B3 o& s- \9 n: ?8 K4 C  c: R& T- X
在design rules设置中找到component clearance 去 ...

- z& Z! @2 |7 [) a+ Y4 j: b你的第一点我同意,但是第二点“在design rules设置中找到component clearance 去 ... ”我不同意:- v- @  K: z, U9 z* l
如他上传的图,几个器件都是直插式的,当然不允许重叠在一起,否则板做出来后怎么焊接?

49

主题

670

帖子

4310

积分

五级会员(50)

Rank: 5

积分
4310
5#
发表于 2008-12-2 09:09 | 只看该作者
Violation         Net P1.0   is broken into 2 sub-nets. Routed To 0.00%EDA365论坛网站|PCB论坛|PCB layout论坛|SI仿真技术论坛8 w* A: s, O5 t: G' k. `9 B* q2 X- `3 o" G+ _4 @% X& Z2 e
  这个意思是P1.0网络 被分割成2个子网络,(表达能力有限) ,就是P1.0网络上有2个节点没有布线,即2个焊盘过孔没有连上; 布线率0.00% 即根本没有布线;
2 b* Y& x* D8 ?9 h
; X6 u- A- V* o+ n8 ^+ Z5 }- Y# h6 f2 v" ?下面是 AD7的 未布线检查% m* x! W' u2 ~8 N. |+ V5 p
6 h% D: X" h; q2 b) n
Un-Routed Net Constraint: Net SCL& `5 m' {/ C$ w
is broken into 2 sub-nets. Routed To 50.00%
: s7 N( x  Z& fSubnet : R5-1 9 r2 C1 j4 X5 g2 A4 ]
Subnet : IC2-6 IC3-25
0 \. n( {9 ~* @4 P" z% b! Z, n

9 N% j7 T% l/ e) N+ U; C# \$ C% z9 T$ ?
! @( {4 ^$ J, Z6 k
去掉   component clearance    就是去掉元件间距检查;比如要在你的单片机下放元件可以去掉,但是有高度限制,比如你在单片机下放个继电器,继电器很高,你单片机还能焊上去吗?除非你的芯片插座比继电器还高  L: L6 i; g$ c. h$ u4 x

$ s4 a+ H1 A1 A7 Q  f6 s! r[ 本帖最后由 zgq800712 于 2008-12-2 09:12 编辑 ]

评分

参与人数 1贡献 +5 收起 理由
zyunfei + 5 同意你所讲

查看全部评分

14

主题

87

帖子

137

积分

二级会员(20)

Rank: 2Rank: 2

积分
137
6#
发表于 2009-2-3 19:29 | 只看该作者
你的第一点我同意,但是第二点“在design rules设置中找到component clearance 去 ... ”我不同意:/ m( C/ D6 x/ R2 t
如他上传的图,几个器件都是直插式的,当然不允许重叠在一起,否则板做出来后怎么焊接?
0 \: y9 r4 m5 A" ~% H5 k2 p. p9 myihafewu 发表于 2008-12-1 10:35
我同意,上图中都是直插式元件,不是smd元件,不能重叠放。

6

主题

57

帖子

-1万

积分

未知游客(0)

积分
-11614
7#
发表于 2009-2-11 16:01 | 只看该作者
再補充一下:
- s9 n7 p# j6 g問題1:
( o3 Y. U1 u5 s& @Violation         Net P0.4   is broken into 2 sub-nets. Routed To 0.00%EDA365论坛网6 r: e9 C. `6 B. h1 j4 k. D, I+ D* I- V( e' Q1 B/ j
     Subnet : JP2-10   
8 O2 O( W! \2 d  X& S; y/ E  k! F; z2 o( @0 g/ B; ~( s2 |  b: {5 S- O5 IEDA365论坛网站|PCB论坛|PCB layout论坛|SI仿真技术论坛     Subnet : U1-35   
- h7 ^& w' K& D) m( p4 x# I含義就是該網絡有兩個PIN腳未連接上
* w$ n& x9 s, M問題2:
% ~" B& @$ Y7 [8 B( f. X  l0 Z1 N為什麽貼片元件沒有這種問題呢?反而是直插方式出現安全間距問題呢,主要是因為,BOTTOM面元件的零件孔有深入到TOP面元件U1的元件範疇之內了,而這剛好違背RULES的,所以不是不可以放,只是我們的軟體是人為地設置的,它也就很忠誠地維護的職責罷了,^_^!
天下事有难易乎,为之,则难者亦易矣;不为,则易者亦难矣。

426

主题

8749

帖子

2万

积分

认证会员B类

CAD工程师

Rank: 25

积分
22654
8#
发表于 2009-2-12 14:53 | 只看该作者
可以重叠放。
& X# v: a( e* E" n; k) s$ Y- T
4 n. |- d7 W7 r  [& q# EU1是用了IC座,上面的IC可以插下来。$ Q+ z& z* w9 x: a1 ?
5 P9 r+ B$ C* |- {; T4 @% i
估计LZ是因为想省下成本。有创意。
专业服务:(价格面议)
代写作业
拉等长
调丝印
喂猪
欺负同学
打老师

2

主题

36

帖子

-8985

积分

未知游客(0)

积分
-8985
9#
发表于 2009-2-13 11:23 | 只看该作者
应该是在印制板绘制界面的rules中好像后数第二还是第三个选项卡里,把检查设为多层,不要QUICK就OK了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-2-8 06:03 , Processed in 0.067158 second(s), 43 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表