|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
我用CIS画了原理图，DRC后，session log里显示的是如下：
% t3 L& n- N6 \
: v7 X$ E& g+ ?( g. EChecking Visible Unconnected Power Pins$ N. Q! i4 F- R2 `
Checking Misleading Tap connection$ b/ _ K- F+ K K) g8 T7 N, N
Check Bus width mismatch8 \) c2 Y# K% u) Z `
D3 g9 M: E6 s5 N- Q6 @
这个是不是就是没有问题啦？0 ?; {, G$ G7 x0 d' w6 z
m, T( [8 A% y6 `( @) S Z
然后我点了creat netlist。7 d9 L! }0 Z9 i4 y3 i6 B8 X0 s
q, ]/ z9 `9 L
1)勾上了"create or update pcb editor board(netrev)"
. E5 O& D$ D) P* u. y1 b& W* T2)在output board里选了板子要放的位置。
5 ^# S, c8 k* q3）我点确定会提示找不到pstchip.dat,pstxnet.dat,pstxprt.dat。于是我又勾上了上面的create pcb editor nelist选项，在netlist files里选了和output board相同的文件夹。也勾上了view output。
( |! g. A: K) p7 `# [ N" G7 z4）再点确定在导网络中会出错，我点确定，查session log里提示的是：
1 i/ ~( I+ F( k* d6 n% H
. i9 B6 _/ I( M2 {, k7 qSpawing "E:\allegro\tools\pcb\bin\allegro.exe" -mpssession Administrator "E:\atext\at9263.brd"
, x' D1 \( ?7 X+ h3 T3 Z0 r: U0 h8 ~! j Z
*** Done ***) y2 G- x" b3 Z: A
3 q3 d5 h9 ?& c
我点确定的同时会打开一个allegro的文件，但里面什么也没有。9 G5 ?" J. S! c2 M
; ^1 M+ L, ]0 Y
而且按说outputs那里应该会有pstchip.dat,pstxnet.dat,pstxprt.dat这三个文件输出才对，但那没有。3 j3 [* @: _" K/ u- w3 c
( D3 U2 ~. A! |1 [! F1 k0 T请问我哪里出错了？ |
|
/1 
发表于 2009-2-11 17:25
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
