找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 171|回复: 2
打印 上一主题 下一主题

cadence sigrity 模型问题请教

[复制链接]

20

主题

104

帖子

436

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
436
跳转到指定楼层
1#
发表于 2017-8-29 20:57 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
我现在有一个飞思卡尔的P1022的CPU挂接的4片DDR3,组成64位带宽,想用sigrity仿下DDR3的信号,但是发现用system在赋模型的时候CPU居然只有DDR2,DDR3的都被屏蔽 了,请教下是在哪里选择,还是说这个是需要直接修改模型?
" w, p7 ^7 J4 |) Y5 Y+ f% r
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

4

主题

56

帖子

81

积分

二级会员(20)

Rank: 2Rank: 2

积分
81
2#
发表于 2018-5-22 08:35 | 只看该作者
换版本吧,并不是任意一个版本的Sigrity都可以仿真DDR3

2

主题

49

帖子

29

积分

二级会员(20)

Rank: 2Rank: 2

积分
29
3#
发表于 2018-5-31 15:37 | 只看该作者
原来如此
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-24 17:54 , Processed in 0.066331 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表