EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 Cadence_CPG_Mkt 于 2017-11-29 17:07 编辑
. Y3 U% D' { j; S: `, K$ g5 |5 ?1 z
8 M3 M" v0 l( Y5 H& P1 k& F
/ D% ^/ }" g' i* X
' x; X' m4 Y( t7 Z
简介 0 N7 F/ H- f: E' c- ]
Cadence Sigrity解决方案，2012 年Cadence公司以8千万美元收购Sigrity公司，原提供用于IC封装物理设计和电源完整性、信号完整性、设计阶段电磁干扰（EMI）分析的软件: 分析包括芯片、IC封装和印刷电路板在内的设计。原Sigrity公司创建于1997年，凭借在仿真中使用针对电子结构的电磁计算技术和混合求解技术，获得美国国家自然科学基金会奖项。
+ M; F: w: ]0 y( Y, C V9 iCadence公司收购Sigrity公司之后，对Sigrity 产品线做出一系列整合，更好地支持、对接同一公司下的PCB设计和IC封装设计软件，并且持续地创新和扩展产品技术， 包括： 2015年，Cadence公司发布了Sigrity并行计算4-pack，可以使得PCB精确模型提取验证加速3倍，从而实现高效的产品设计。并且提供兼顾电源效应（power-aware）的系统信号完整性（SI）分析功能，支持全面JEDEC合规检查的LPDDR4分析，以及灵活的软件购买选项。 2016年，Cadence公司扩展了产品组合，提供升级的串行链路分析流程，包括IBIS-AMI建模技术、USB 3.1（Gen 2）合规工具包、以及剪切-缝合（cut-and-stitch）模型提取技术，可将长串行链路分段，分别使用3D全波建模或者混合提取技术建模。 2017年，Cadence Sigrity产品引入了几项专门用于加速PCB电源和信号完整性验收的新功能。与Cisco合作开发的“电源树” （PowerTree™）技术，实现基于团队合作的电源完整性（PI）解决方案，减少设计迭代，加速产品成功上市。
0 z* | P; [0 L' s
5 \0 S5 j" u6 u0 W% o完整解决方案5 h. q! B2 l) r/ n$ a
6 \: ^ W" ]7 G; h% f9 l1 ~( M m
1. Allegro Sigrity串行链路分析解决方案 | 用于分析千兆位级串行链路的完整解决方案4 k7 d; k, }4 d. l
5 D/ S/ ]+ C6 N; j" }# f
核心价值 主要功能/特点 * c8 z% L# j4 u5 Z6 c* f7 N
2. Allegro SigritySI Base信号完整性基础解决方案 | 先进的信号质量分析
0 D, q. e0 i- p$ A5 C( [
核心价值 ' Q1 } J6 ^' e
主要功能/特点 0 Y3 t+ J$ Y$ L! M
集成Allegro Sigrity SI Base和Allegro PCB编辑器 1 P+ J$ z4 w5 x! y4 g
3. AllegroSigrity PI Base 电源完整性基础解决方案 | 实现PI专家和非专家协同合作的电源完整性分析工具
' h) h X3 a4 M4 W. h核心价值 定位需要更改布局的区域，以提高电源完整性 为PDN分析提供高级建模和PI仿真 在封装或板级仿真PDN PFE有助于去耦电容的选择和放置 2 H0 x: j- R9 w$ ]
- Q9 E8 y/ u4 e; q1 z; [( e
主要功能/特点 执行一级PI分析 尽早发现设计错误，提高设计一次性成功率 采用以PI为核心的约束条件，缩短设计周期 设计面板与layout分析环境二者紧密集成 准确定位需要修改的物理位置，以提高PDN性能 3 O+ e* \5 p- A; Q+ w2 q' t- s# S
* p( K0 B/ ?; r1 A' [/ N. W" _) E" T. y/ }Allegro技术环境集成Sigrity电源分析技术
, Z! C( v- f5 p1 K0 ?( f4. Allegro Sigrity Power-Aware 兼顾电源的信号完整性解决方案 | 源同步并行总线分析的完整解决方案 . S0 [9 @# z6 V# Y8 u/ T$ ?
核心价值 ) q3 k5 c r7 m! l$ r
非理想电源/地仿真（下图）与理想电源/地仿真（上图）
: ^. P- {# A* G, o: c9 X9 z3 O0 ^5. Allegro Sigrity 电源完整性验收和优化解决方案 | PI专家的签收级AC和DC分析工具
- r. R* D y2 P; F* B+ b核心价值 PCB和IC封装设计AC及DC PI分析的验收级精确度 可用于单项工具模式或作为一个集成Allegro Sigrity解决方案 设计面板功能方便用户在分析PCB或IC封装的同时查看和修改设计 7 \' g. l& a4 m: d! L0 L- x# V
# y8 O, L& l9 x
主要功能/特点 Allegro设计面板功能可让您在分析Allegro PCB或IC封装设计时查看和修改设计 兼顾热能的分析功能，可以同时考虑器件热和焦耳热 电气评估功能可让您快速对设计的电气质量进行一级评估 与Allegro PCB和IC封装工具的约束管理系统无缝配合 % Q+ |* P3 d$ V2 @- i$ O
3 h" B4 \* i! Q. M( x3 _5 f
AllegroSigrity PI 验收和优化解决方案与AllegroSigrity PI Base一起，允许单个用户访问以下的Sigrity专项工具，或使用整合的AllegroSigrity解决方案：- G- P! W0 m m y5 w# l. H( j; p
# ^$ M0 E& U9 e" _1 O: B1 c
. Q7 L& A& r6 f! X; J
' w' L* H0 t- ^. J将这些Sigrity电源完整性工具集成到一个解决方案中，Allegro Sigrity PI 验收和优化解决方案可使它们与设计面板无缝集成
" X# t7 N" s# H
6. Allegro Sigrity 封装评估和提取解决方案 | 完整的IC封装评估和建模解决方案 ) I* P! x0 u+ V* k
核心价值 2 Q& G( M! V& I# n
* R6 l& ]/ y( H- |6 Z7 @
专项工具0 p) i7 a5 m5 y$ I. h
6 q) R* `8 Z5 e# q9 g
1. Sigrity PowerSI | 对整个IC封装或PCB进行快速准确的电气分析1 K8 c& _% z* X9 X! I6 e' V- b
' H$ b' Z# |8 }
PowerSI是一款用于高级信号完整性、电源完整性和设计阶段EMI分析的虚拟多端口矢量网络分析器。 支持S参数模型提取、走线阻抗和耦合检查，为整个IC封装和PCB设计提供多种频域分析模式。
$ G6 k6 k% h% H2 P# ~2 g, A3 r' i
7 Z# t! g2 H; Z( |核心价值 市场主导产品，是进行关键PI、SI分析的必选工具 IC封装和PCB结构的高精度建模 单端和混合模式结果及后处理 自适应频率采样和智能结果存储 支持元器件/电路模型且不限制端口数 集成PowerDC™技术，确保直至DC的模型精度 流线型工作流程，简化设置步骤 集成全波和准静态3DEM求解器 3 G) Z" Q7 T" H: m. W% N
频域SI，PI和EMC
8 _! o4 v# b8 D6 S7 b2 ]# a0 p8 [% k2. Sigrity PowerDC | 确保供电可靠
9 ` v! Z, B9 z+ A; W) Q2 Q" Y5 |' J! L0 K
PowerDC是用于IC封装和PCB设计的高效DC验收解决方案，可进行电/热协同仿真，以最大限度地提高精度，可快速定位压降和电流的热点，自动找到最佳的感应线位置。 % c- e1 u; H) @, z3 x! k
. v) |: ~! K* j; A3 V. R5 {+ Y6 T; n核心价值 PCB 和封装领域的第一个也是唯一的集成和自动化电/热协同仿真 持有专利的自动远程感应线定位，可有效节约时间 最快、最准确的压降解决方案 丰富的可视化选项，可快速进行设计改进 独特的可视化方框图结果，支持设计假设（what-if）分析 分块化多板E/T协同仿真 统一管理设置参数 集成 Allegro Sigrity PI 解决方案
( G- p5 J' S& D3 ~3 U
2 d6 v6 i$ L7 c! X/ k
多板E/T协同仿真
( b' C3 |3 t: @* j5 o7 F完整设计流程解决方案. t n$ v' x0 f/ z$ F; t4 N
7 U# S( y9 r/ w$ |9 v! z: X6 W1. PDN 设计 | 集成布局和分析解决方案的约束驱动设计- C$ [ w) O& k4 M* \
2 e: |5 V6 G$ h7 \
; N* U$ h p5 `( |( U5 H核心价值 基于团队的约束驱动设计流程：PCB布局专家执行一级PI分析，因此PI专家可以专注于高级分析任务 自动化设置AC和DCPI分析，并复用以前的设置，以便快速有效地分析设计变更 使用DRC标记和交叉定位，轻松识别需要满足PDN特定要求的布局布线变更
+ a7 Z& u q5 G6 t" Y
2. LPDDR4 完整解决方案 | LPDDR4设计兼顾电源的精确解决方案
+ B6 _- r5 i" k/ h/ _6 _: p/ x5 I
核心价值 多协议设计IP 硅级精确兼顾电源的IBIS模型 虚拟参考设计 精确的LPDDR4封装模型 完整的设计流程，以加快PCB分析 9 e. j C, s2 v! {7 T
A. \/ j# N3 N8 Y& o3. IO-SSO 分析套件 | 您成功仿真所需的所有技术
- @/ r0 G% k/ ^8 \
" ^1 Z- i; n# b0 D& j. @/ f; J, X核心价值
3 \8 Q" _5 w f/ Z2 R4 G' j) l) Y" F. P6 i, S7 ]+ a6 X
3 m/ v9 C# ~$ A3 ]# ?) Y3 f8 u
欢迎您的评论！6 d. a2 M' h, m" `# m* U: N0 x
8 }, R! V4 |5 s' c( r Y: w
您可以通过PCB_marketing_China@cadence.com联系我们，非常感谢您的关注以及宝贵意见。 7 I2 j( w, j; m: Q, d7 ~
. |. k% U1 y( L0 i$ ^, y# v) |2 H
1 S+ K& z2 g- ~1 X3 b4 {" O
| 
/1 
发表于 2017-11-28 21:09
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
发表于 2017-11-29 08:57
