485通信隔离电路设计通信不了问题请教

六画玄辉 · 发表于 2017-12-19 15:02

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

下图是一个带隔离的485通信电路，调试的时候发现这样设计通讯不了。调试程序是用数据回环测试调试的，也就是通过USB转485给板子发什么数据就收到什么数据并用串口助手打印出来，帮忙分析下问题出在哪里？谢谢！

renxiangbing1 · 发表于 2017-12-19 20:13

485的方向和发送的网络标号一样了，原理上没啥问题

guhanzuiying · 发表于 2017-12-20 10:19

看下光耦的规格书你串的1K电阻应该大了 485—TX加个上拉试试

Leeone · 发表于 2017-12-20 19:14

1、光耦三级管输出要加上拉
2、光耦二极管测串的电阻有点大，根据传输比计算下合适的阻值

AD9_PCB · 发表于 2017-12-21 11:50

分析:
1、485EN接了上拉电阻4.7K，那么当MCUTX为0的时候485EN为高电平，485芯片使能发送；当MCUTX为1的时候，485EN为低电平，485芯片使能接收，关闭发送。这有问题吧。
2、MCUTX不发送的时候，485EN好像是在上拉状态，那么接收使能是关闭的啊

gaochengmcu · 发表于 2017-12-22 09:31

上示波器

六画玄辉 · 发表于 2017-12-23 10:25

AD9_PCB 发表于 2017-12-21 11:50* j- D* L- U' V% Q$ ]) ^7 G) H
分析:
7 p6 _: I) L2 S& M& N$ J 1、485EN接了上拉电阻4.7K，那么当MCUTX为0的时候485EN为高电平，485芯片使能发送；当MCUTX为1的时 ...

当发送0时，en管教为高，发送的0表征在AB线上。当发送1时，en管脚拉低，AB线上呈高阻态，由于A上拉，B下拉，AB线上大于0.2V所以AB为高电平。这是自收发电路原理

六画玄辉 · 发表于 2017-12-23 10:29

AD9_PCB 发表于 2017-12-21 11:50
$ e: V4 {; V+ \7 J$ k/ q+ s( \# ]+ \( w分析:
3 _1 I0 i6 k% m( f! ~$ K 1、485EN接了上拉电阻4.7K，那么当MCUTX为0的时候485EN为高电平，485芯片使能发送；当MCUTX为1的时 ...

至于上电en是高低，上电初始化后tx都已经设置好的

wjy870825 · 发表于 2017-12-24 09:45

学习了

六画玄辉 · 发表于 2017-12-27 09:01

Leeone 发表于 2017-12-20 19:14
' p+ l) u0 ?& g# ^2 p4 a+ O n1、光耦三级管输出要加上拉5 Z# k' ^3 E' g! \2 I2 v
2、光耦二极管测串的电阻有点大，根据传输比计算下合适的阻值

请教下，怎么根据传输比计算阻值

kewin_wang · 发表于 2017-12-27 09:16

1,不用光耦，2，EN信号逻辑不正确

六画玄辉 · 发表于 2017-12-27 12:34

kewin_wang 发表于 2017-12-27 09:16, X; j) R/ ?. _. T
1,不用光耦，2，EN信号逻辑不正确

哪里不正确？

yidanshuxuexi · 发表于 2018-1-3 10:56

你参考一下。

zb213015 · 发表于 2018-4-27 00:01

就是TLP2368的输出引脚没有接470欧姆的上拉电阻的问题。因为这个光耦看起来自带电源引脚,但是输出引脚却是集开门输出的。

六画玄辉 · 发表于 2018-5-10 10:33

yidanshuxuexi 发表于 2018-1-3 10:56. \$ a. @. Q# D; v, S0 Z# I
你参考一下。

您好！我仔细研究了下你这个电路，无论是在3光耦模式还是在2光耦模式485收发芯片的使能脚（RE、DE）都很重要。2光耦模式下时自收发电路，3光耦模式是带使能控制的收发电路。但是有一点我不是很明白在485自收发电路中在接收总线上的数据时，TX一直是高电平吗？

		自动登录	找回密码
密码			注册

485通信隔离电路设计通信不了问题请教

EDA365欢迎您！

点评

点评

点评

点评

推荐内容 /1