|
|
Allegro Design Authoring 原理图工具特色:
* O& M" K1 K' U' @1、完全层次化的设计方法
7 L/ h5 b4 i4 N/ _) g2、多视点（多个窗口显示相同或者不同的电路）
' H0 K2 L; G& g' `( f6 V2 ^0 F# I3、组件浏览和实体元件选择（具有过滤功能的物理元件列表）
( N. ]; _- q/ a6 U0 g% K$ Y- `4、项目管理器（统一流程管理，工具的运行设置）
) { f9 _7 Y8 r5、层次管理器（结构管理）
1 J1 J2 d: f- S6、直接从原理图生成层次化的VHDL和VERILOG网表格式0 k. ?/ L5 q- A' p
7、Cadence SKILL 程序语言扩展支持( r% v) d: G# J( a, N" M% n
8、所有的Allegro PCB Editor产品可以交互设计与交互高亮显示
( e# e3 m, \9 C7 f, k. ]0 W% D: t0 x: B9、优化算法保证最少的元件使用" P6 {6 h8 _8 R5 U
10、通过附加工具交互式的来保证原理图与版图的同步
7 n: g S/ [" I' K. n( \- v& J) W11、生成标准报告,包括自定制的料单! w: R' s% u4 p
12、TTL, CMOS, ECL, Memory, PLD, GaAs, Interface 和 VLSI 库
9 L4 {" r/ K& r6 Y s7 f5 X* V13、ANSI/IEEE以及常用符号& w( |9 d, |. B! V* z
EDIF 原理图与网表接口特性:
* F, Q* u) ^. k3 l+ _) I1、支持EDIF 3.0.0标准
8 C5 ~! [, d! k2 F2、支持平坦化和层次化设计
0 @& J7 x! y' N6 x3、所有SYMBOL库的转化" ~3 G' J6 E9 N7 N+ U- t
4、支持的器件，PIN和对应的MAPPING |
|
/1 
发表于 2018-6-6 21:57
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
发表于 2018-6-7 10:54
楼主
