找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 187|回复: 1
打印 上一主题 下一主题

PCB进行元器件命名自动排序后更新至原理图网络自动断开,生成相关网络的原因?

[复制链接]

26

主题

183

帖子

1506

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1506
跳转到指定楼层
1#
发表于 2017-11-24 16:59 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
如下图,求解4 I: q, b* t* s5 ^

图片.jpg (33.41 KB, 下载次数: 0)

图片.jpg
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

9

主题

215

帖子

2909

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2909
2#
发表于 2017-11-27 17:28 | 只看该作者
使用EDA_BOMHelper从Logic中重新编号,然后自动生成ECO文件,然后在Layout中导入ECO。保证不会错乱。" I+ ~5 j7 ?/ v: K2 P7 a1 \
当然也可以从Layout编号,然后找到对应的ECO文件,再到Logic中导入ECO。不过,可能要自行处理一下,只要元件更改部分的就好了.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-23 21:28 , Processed in 0.058937 second(s), 35 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表